又一家公司，想颠覆EUV光刻

如果您希望可以时常见面，欢迎标星收藏哦~

由ASML打造的EUV光刻机是现代芯片不可或缺的重要生产工具。尤其是随着芯片工艺来到了3nm之后，EUV光刻的重要性与日俱增。ASML也通过提高NA的方式，引领EUV光刻机进入到High NA时代，以满足客户更严苛的需求。

然而，EUV光刻机在发展过程中却面临着制造困难、成本高昂等挑战。这也是台积电一直对价值4万亿美金的High NA EUV比较犹豫的原因。

过去两年，围绕着EUV光刻的光源，有多家初创公司冒了出来，最近又出来了一家名为Inversion Semiconductor 的公司。

利用粒子加速器颠覆

光刻是利用光在硅片上刻画电路特征的工艺，是制造芯片最重要的步骤。

ASML 垄断了先进的光刻机市场，通过喷射锡滴并利用反射镜将光线引导至晶圆上来产生 13.5 纳米的“EUV”光。然而，先进的芯片不断要求更精细的电路特性。为了提高分辨率，ASML 扩大了反射镜的尺寸，但这一代价是显著增加了系统的复杂性和成本。

未来十年，ASML 的目标是实现 EUV 光源输出功率达到 1 千瓦，输入功率达到 1 兆瓦。而Inversion Semiconductor 的目标是实现更短波长光源输出功率达到 10 千瓦。这也将使我们的光源能够为多台光刻机供电，为晶圆厂带来数十亿美元的年收入增长。

据介绍，Inversion Semiconductor的目标是利用“台式”粒子加速器来产生所需的高功率光，这种加速器能够将电子加速到厘米级的极高能量，而不是像欧洲核子研究中心 (CERN) 和斯坦福直线加速器 (SLAC) 的大型加速器那样需要公里级。我们将利用由高功率激光器驱动的等离子体波（ Wakefield）来实现这一目标。具体而言，就是一项叫做Laser Wakefield Acceleration （LWFA）的技术。

从原理上看，LWFA 利用强激光脉冲与等离子体的相互作用，将电子在极短距离内加速到极高的能量。这个过程类似于冲浪者在船后尾流中冲浪：电子在等离子波中“冲浪”，并在行进过程中获得能量。

借助该现象可产生紧凑、高功率的光源。Inversion 预计，LWFA 可以将用于产生高能光的传统粒子加速器缩小 1000 倍至桌面大小，也就是说，其尺寸将从几公里缩小到一米左右；在相同数值孔径（NA）的情况下，能将晶体管密度增加100％；基于该项技术，能将临界尺寸均匀性提高 25%，显著改善新型晶体管架构和计算范式（包括量子和可逆）的高深宽比特征的制造。

Inversion公司估计，它可以利用LWFA在短距离内将电子加速到数GeV的能量。这些高能电子随后穿过自由电子激光器，该激光器利用磁结构使电子发射出精确波长的相干光。

据了解，该公司已与世界领先的激光波荡器（LWFA）研发团队——劳伦斯伯克利国家实验室及其伯克利激光实验室加速器（BELLA）——建立战略合作伙伴关系。双方的合作项目名为“激光波荡器实验”（LUX），或简称“BELLA-LUX”（意为“美丽的光”），初期将专注于提升激光稳定性，并使用其原型测试光的产生。

Inversion透露，在 BELLA-LUX 合作期间，公司的目标是打造一款高功率、可调光源——STARLIGHT。现在，他们正在探索早期应用，以加速光刻技术的发展。特斯拉和应用材料等公司对工业 X 射线成像和半导体掩模检测的潜在应用很感兴趣。

公司的目标是产生1千瓦的软X射线（20纳米至6纳米）。如果成功，这一里程碑将为用户设施的建设奠定基础，届时预订光束时间将像预订SpaceX发射一样简单——只需使用信用卡即可。

同时，该公司将开发新型镜面系统，用于反射和聚焦产生的X射线。这将使我们能够使用由STARLIGHT驱动的初始LITH-0系统演示硅图案化。

按照Inversion的计划，公司将使用其先进的光源投射图案，就像传统的 EUVL 一样，但该光源可调至 13.5 纳米或更低的波长，下一代目标波长为 6.7 纳米。此外，该公司声称，它可以在相同数值孔径下使晶体管密度翻倍，同时实现现有机器三倍的吞吐量。该光源的亮度也可能足以照亮多个晶圆台，因此一个光源搭配四台或八台光刻机将进一步提高制造效率。

向表面发射原子实现替代

此前，在挪威卑尔根，有一家名为Lace Lithography AS的公司希望使用向表面发射的原子来定义特征。据该公司生成，其分辨率超出了极紫外光刻技术的极限。

如上所述，传统的 EUV 系统使用 13.5nm 波长的光，通过一系列反射镜和掩模在晶圆上形成图案。原子光刻技术能够实现直接无掩模图案化，其分辨率甚至小于受波长限制的 EUV 系统所能达到的分辨率。

该公司在其网站上声称：“通过使用原子代替光，我们为芯片制造商提供了领先当前技术 15 年的功能，而且成本更低、能耗更低。”

资料显示，这个公司来源于欧盟的一个叫做FabouLACE的项目。据介绍，由EIC资助的FabouLACE项目计划开发一款能够改进尖端芯片功能的原型。成功的演示将为这些无与伦比的尖端芯片的商业化铺平道路。

具体而言，该公司通过一种颠覆性的光刻方法，利用亚稳态原子和基于色散力的掩模，实现了2纳米的尺寸。该技术目前处于概念验证阶段，受两项专利保护，项目结束时将通过开发原型达到TRL 6。其性能将与 Imec（纳米和数字技术创新（包括光刻技术）的开发、测试和早期应用的关键参与者）以及相关市场的最终用户共同验证。

该公司创始人在一篇论文中披露了他们这个光刻技术的工作原理：

在摄影或传统光学显微镜中，物体会被多个光源照射。物体的图像是由物体散射的光线穿过一系列透镜，然后投射到具有空间分辨率的感光探测器/胶片上形成的。在氦显微镜和其他扫描成像技术（例如扫描电子显微镜 (SEM)）中，图像的形成是通过聚焦或准直光束逐点照射样品，并测量一个或多个探测器收集到的强度来实现的。

通过在光束下方对样品进行光栅扫描（相当于在样品上方对光束进行光栅扫描），通过亥姆霍兹互易原理（ Helmholtz reciprocity）生成从入射光束观察到的图像；这与扫描电子显微镜和双光束摄影中使用的过程相同。图1展示了扫描成像方法与宽照明成像方法的对比。原则上，氦显微镜也可以使用与摄影相同的成像原理。然而，以目前的技术还不可能构建具有空间分辨率的氦探测器，尽管有人建议可以用场电离检测来实现。

幸运的是，通过使用菲涅尔区板（aFresnel zone-plate）聚焦光束可以实现更高的强度；理论计算估计，氦微探针的直径可以减小到10纳米量级。

在中性氦显微镜的设计中，区分横向分辨率（由氦束大小决定，能够区分样品上空间分离的特征）和“角分辨率”至关重要，后者由探测器开口覆盖的立体角决定。立体角越小，探测角越清晰。因此，角分辨率决定了准确了解特定方向上散射氦强度的可能性，但不会影响可观测的最小特征尺寸。为了获得良好的角分辨率，探测器的设计应在仪器信噪比允许的范围内尽可能小地覆盖立体角。

在当前的研究中（论文是2021年发布的），我们展示了应用于氦的光度立体成像（日光立体成像）是氦显微镜三维图像重建的理想技术，因为样品的逐点照明可以直接实现重建过程。表面重建仅需要少量图像，这一点非常重要，因为与电子或氦离子显微镜相比，SHeM 仪器通常需要更长的时间来获取图像。日光立体成像需要从多个角度进行检测，这可以在配备多个氦探测器的显微镜中同时实现，但我们也展示了如何利用样品旋转在单探测器仪器中获得多个独立的强度测量值。我们讨论了正入射和非正入射氦光束；后者与旋转相结合，可以重建样品表面原本无法接近的部分。

在他们看来，这项技术能被应用于光刻机的光源。 根据规划，2022 年成立的分拆公司Lace Lithography 将在 2031 年前将该技术推向市场。

用3D打印制造芯片

另一家行为Atum Works 在此前的文章中声称，其纳米级 3D 打印技术可以轻松替代现有的芯片生产流程，并将芯片制造成本降低高达 90%。不过这项技术也有一个“前提”：其在逻辑芯片方面的能力已经落后主流技术约 20 年，但在封装、光子学和传感器等领域仍可能表现良好。

他们首先引述台积电首席科学家H.-S. Philip Wong在2024年发布的言论表示，过去50年来，半导体技术的发展就像在隧道里行走。前方的道路清晰可见，因为有一条明确的路径。每个人都知道该做什么：缩小晶体管的尺寸。现在，我们已经到达了隧道的尽头。 ”

如今，二维光刻技术在特征密度方面已遭遇根本性瓶颈，因此半导体行业开始堆叠二维层，以便在每个芯片上容纳更多晶体管、位数和带宽。

然而，堆叠的成本会随着密度的增加而呈指数级增长，这与摩尔定律中成本不变的时代截然不同：一个10层高带宽存储器（HBM）封装的成本大约是同等数量非堆叠DRAM的5倍。

Atum Works 于是指出，使用 3D 工艺来制造当今日益 3D 化的集成电路可以简化这一问题，通过材料而不是层来扩展工艺复杂性，从而推动未来十年的持续进步。“我们的 3D 光刻技术可以做到这一点：它能够在晶圆规模上制造具有 100 纳米分辨率的多材料 3D 结构。”Atum Works 说。

具体而言，他们已经开发并制造出一台纳米级 3D 打印机，能够以 100 纳米的体素级（voxel-level）精度，在晶圆级尺度上构建多材料的三维结构。与传统的平面光刻工艺不同（后者通过光掩模曝光将电路图案刻蚀在硅片上），Atum Works 的系统可直接在三维空间中的精确位置沉积材料，从而制造集成电路，并能将如互连等结构在一个连续统一的过程中完成，这种方式有望提高良率。

相比之下，现代的极紫外光刻（EUV）设备已经可以达到约 13 纳米的分辨率（例如应用材料的 Sculpta 可进一步将图形精度控制在 12 纳米），而当前蚀刻技术在垂直方向也可达亚 10 纳米的精度。而 100 纳米的分辨率对应的则是 2003 至 2005 年间所使用的 90nm-110nm 工艺节点。

尽管如此，Atum Works 的纳米 3D 打印技术并不适合制造高性能处理器。但这种 3D 打印方式可实现直接的三维制造和多材料整合，这在封装、光子学、互连结构、传感器以及一些非逻辑器件领域具有潜在价值，在这些场景中，复杂 3D 设计的优势可能比对极小特征尺寸的要求更重要。目前尚不清楚该 3D 打印系统是否能与现有晶圆厂的工具和流程兼容。

创造更复杂形式的能力使得更复杂的功能成为可能，这种对物质的精细控制不仅能实现芯片，还能实现生物技术、传感和先进材料等更多领域的未来。Atum Works 强调，公司最近突破了这项技术的商业化成本门槛。公司目前正在与客户洽谈，并将在未来十年推动该技术产能呈指数级增长。

可以肯定的是，芯片制造技术过去几年有了多种探索，但最后还是EUV胜出了，我们还看好上述新机会嘛？

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4048期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦