化圆为方，台积电豪赌下一代封装

公众号记得加星标，第一时间看推送不会错过。

AI应用快速普及，高速运作芯片大量导入先进封装，推升封测需求，台积电「CoWoS」成为家喻户晓的先进封装技术。除了CoWoS之外，台积电也积极开发下一代封装技术如「CoPoS」，意即把CoWoS面板化，透过「化圆为方」来提升面积利用率与单位产量。还有一种「CoWoP」也被誉为次世代封装技术，把芯片和中介层直接装在高精度PCB板之上，有助于芯片散热，但两者在开发过程都面临不同的挑战，尚待克服。

根据工研院产科国际所预估，2025年台湾半导体封测产业产值将达新台币7,104亿元，年成长率达13.9%。 2026年，在AI/HPC基础设施大规模部署需求下，封测产值将稳定成长至7,590亿元，年增6.8%。

工研院产科国际所分析师陈靖函表示，随着摩尔定律逐渐逼近物理极限，单一芯片上的电晶体数量已难以持续呈指数成长，封装技术遂成为决定芯片效能的关键。透过将多个小芯片紧密整合于单一IC中，可有效提升数据传输频宽，并降低能耗与延迟，对追求极致记忆体频宽与低延迟的AI芯片尤为关键。

为满足这些需求，AI加速器普遍采用HBM（高频宽记忆体），使得如CoWoS（Chip-on-Wafer-on-Substrate）等可整合逻辑芯片与HBM的先进封装技术，成为AI芯片供应链中的关键解方。

他进一步指出，半导体业界正持续研发透过异质整合将芯片互联技术，结合先进、成熟制程节点，来设计、制造最新的SoC单芯片系统；再利用先进封装技术，达到降低成本、缩短产品上市时间、提升系统效能的目的；而2.5D和3D封装技术正是达成目标的关键。

为了满足客户需求，台积电积极布局先进封装，开发出CoWoS、InFO 以及SoIC 等技术，在竹科、中科、南科、嘉义都具备一定的产能。该公司指出，从2022年到2026年，SoIC 产能增长的年复合成长率（CAGR）将超过100%，CoWoS 产能增长的年复合成长率将超过80%。

所谓CoWoS（Chip-on-Wafer-on-Substrate），是把芯片堆叠起来，再封装于基板上，以减少芯片空间。

CoWoS 还细分为CoWoS-S、CoWoS-R 和CoWoS-R。台积电在10多年前就已开发出采用硅中介层封装的CoWoS-S技术，但因为造价昂贵，后来陆续开发出RDL Interposer（重新分布层）版本的CoWoS-R；和Si Bridge（硅桥）版本的CoWoS-L，在必须衔接的高频宽处做连结，目的是降低成本。

在AI应用兴起后，台积电CoWoS-L 需求大幅提升，销量是CoWoS 系列产品中最高的，约占六成。与CoWoS-S 相较，它的成本较为低廉，也能整合被动元件以及稳定电压的元件，进而优化能源效率。

CoWoS属于2.5D封装，而台积电3D封装技术则包括SoIC-P和SoIC-X，前者采用微凸块堆叠封装；后者则采用Hybrid Bonding（混合键合）技术（注）。

根据美媒报导，台积电在美国兴建的2座先进封装厂，将专注于CoPoS和SoIC封装技术，计画在2026年启动CoPoS测试生产工作，目标2027年底完成与合作伙伴之间的验证工作。

由于亚利桑那先进封装厂尚未动土，目前CoWoS先进封装采取与美商Amkor（艾克尔）合作方式，来减缓产能不足的情形。 Amkor在亚利桑那皮奥里亚市将建置1座价值20亿美元的先进封测设施，预计2028年初投产。

在台湾部分，据了解，台积电将透过子公司采钰科技，于2026年设立首条CoPoS实验线，预计2028年底至2029年上半年在嘉义AP7厂启动量产。

IDC资深研究经理曾冠玮近期受访表示，预估两年内，台积电先进封装扩产重心还是以CoWoS为主，预计明年产能将成长60%，CoPoS将依计画于2028年量产。估计在那一年，将有5%先进封装产能从CoWoS移转至CoPoS；其中，ASIC体系的自研芯片业者如Google、AWS较不需要大尺寸面板封装，反而是GPU体系如辉达可能会采用CoPoS封装。

除了台积电之外，日月光于全台北中南建置先进封装产能，亦是全球最大的OSAT半导体封测厂。而海外厂商如英特尔则于美国、马来西亚两地建置封装产能；三星布局更广，包括韩国本地、中国和美国都有设厂。

陈靖函认为，对OSAT委外封测厂而言，在海外设厂将使营运成本增加，这是无可避免的。而封测厂的毛利可能不到晶圆厂（近60%）的一半，议价能力会因此受限，但如果不跟着去海外设厂，客户可能会转向当地供应链，甚至可能影响到整体供应链的稳定性。

在AI庞大需求下，先进封装让芯片量产时间逐渐缩短，从客户设计定案（Tape-out）到量产，过去是7个季度，约一年半时间来开发一颗IC，如今搭配先进封装技术，过程已缩短至3个季度，也就是不到一年就完成。

陈靖函指出，这样的转变对整个供应链造成极大压力，IC制造业必须在产品制造时，一边投入开发和验证工作，也考验供应链的弹性配合度。近年来，业界成立了3DIC先进封装制造联盟和硅光子产业联盟，就是希望强化业界整合力道。

下一代封装技术包括CoPoS、CoWoP（Chip-on-Wafer-on-PCB），旨在降低成本。在技术核心部分，相较CoWoS是先整合芯片与硅中介层，再安装到ABF基板上。 CoPoS（Chip-on-Panel-on-Substrate）则是把芯片排列在矩形基板上，最后再透过封装制程连接到底层的载板上，让多颗芯片可以封装。

换句话说，CoPoS是将原本的圆形硅中介层，改用310×310mm矩形面板，也就是把CoWoS「面板化」，透过「化圆为方」来提升面积利用率与单位产量。至于CoWoP是今年新出现的先进封装路线。则无须使用ABF基板，把芯片和中介层直接装在高精度PCB板之上。

除了CoWoS之外，后面两者皆在开发中。 CoPoS主要挑战来自于面板翘曲度的控制，且散热效能受限于ABF基板，需额外加装散热解决方案。而CoWoP因采用精简路径和衔接大面积的PCB板，将有助于芯片散热，但高精度PCB制造为其最大挑战。

（来 源 ：半导体行业观察综合 ）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4252期内容，欢迎关注。

加星标第一时间看推送，小号防走丢

求推荐