关于上海安路信息科技股份有限公司
向特定对象发行股票申请文件的
审核中心意见落实函的回复
保荐机构（主承销商）
（北京市朝阳区建国门外大街 1 号国贸大厦 2 座 27 层及 28 层）
二零二六年六月
上海证券交易所：
贵所《关于上海安路信息科技股份有限公司向特定对象发行股票的审核中心意见
落实函》（上证科审（再融资）〔2026〕100 号，以下简称“审核中心意见落实函”）
已收悉。
根据贵所的要求，上海安路信息科技股份有限公司（以下简称“安路科技”“发
行人”或“公司”）会同中国国际金融股份有限公司（以下简称“中金公司”“保荐
机构”）、立信会计师事务所（特殊普通合伙）（以下简称“立信”或“申报会计
师”）等中介机构对审核中心意见落实函中所提问题逐项核查，具体回复如下，请予
审核。
如无特别说明，本回复使用的简称与《上海安路信息科技股份有限公司 2026 年度
向特定对象发行 A 股股票募集说明书》（以下简称“募集说明书”）中的释义相同。
本回复中的字体代表以下含义：
审核中心意见落实函所列问题 黑体
对审核中心意见落实函所列问题的回复 宋体
对募集说明书的修订、补充 楷体（加粗）
在本回复中，若合计数与各分项数值相加之和在尾数上存在差异，均为四舍五入
所致。
问题
请发行人进一步说明：（1）报告期内公司研发费用金额及占比较高的原因及形
成的主要研发成果，研发成果转化收入、利润情况，是否与同行业可比公司存在重大
差异；（2）结合公司现有项目及可比公司同类项目情况，说明本次募投项目新增研
发支出测算是否谨慎合理，以及对公司未来经营业绩的持续影响，并充分提示相关风
险；（3）结合公司部分产品换货的原因、后续处理和实际销售情况以及是否存在亏
损合同的情形，说明公司存货跌价准备计提的充分性，并进一步提示相关风险。
请保荐机构、申报会计师发表核查意见。
回复：
一、报告期内公司研发费用金额及占比较高的原因及形成的主要研发成果，研发
成果转化收入、利润情况，是否与同行业可比公司存在重大差异
（一）报告期内公司研发费用金额及占比较高的原因
报告期内，公司的研发费用构成明细如下：
单位：万元
项目
金额 比例 金额 比例 金额 比例
职工薪酬 25,266.34 73.25% 26,453.59 72.77% 23,757.39 61.84%
研发工程费 4,781.49 13.86% 6,833.27 18.80% 7,345.20 19.12%
长期资产折旧
及摊销
办公费用 727.30 2.11% 670.76 1.85% 634.12 1.65%
租赁物业费 286.17 0.83% 221.31 0.61% 179.73 0.47%
股份支付 43.77 0.13% -2,184.14 -6.01% 1,844.09 4.80%
合计 34,491.27 100.00% 36,353.67 100.00% 38,415.93 100.00%
报告期各期，公司研发费用分别为 38,415.93 万元、36,353.67 万元和 34,491.27 万
元，研发费用率分别为 54.82%、55.77%及 66.33%。报告期内公司研发费用金额及占
比较高的原因主要系：
（1）FPGA 行业属于技术密集型行业，具备技术壁垒高、研发周期长、需软硬件
协同研发等显著特征，需要持续高额研发投入
FPGA 芯片属于集成电路行业中的逻辑芯片大类，是一类兼具硬件现场可编程灵
活性、高并行计算能力与确定性低时延特性的通用型逻辑芯片，具有架构电路独特、
验证复杂度高、IP 核通用性要求高等特点，因此 FPGA 芯片设计企业通常需要高额的
研发投入和长期经验积累，构建起涵盖丰富产品矩阵及完善生态体系的综合竞争壁垒。
同时，区别于其他集成电路设计企业，FPGA 厂商不仅需要完成芯片硬件架构与
电路设计，还必须自主研发配套的专用 EDA 软件工具链，以支撑用户完成空白芯片的
电路实现、仿真验证、时序优化、编程配置等全流程开发工作，因此 FPGA 厂商同时
具备集成电路设计与 EDA 软件开发的双重属性，需要在集成电路设计与 EDA 软件开
发同步进行持续研发投入。报告期内，公司研发费用中的职工薪酬费用，按硬件、软
件研发部门分，软件研发相关部门职工薪酬占比分别为 30.79%、29.29%和 29.05%，
公司具有同时在软、硬件方向进行研发投入的特点。
综上，FPGA 行业兼具技术壁垒高、研发周期长、需软硬件协同研发等显著特征，
需要持续高额研发投入。
（2）公司是国内领先的 FPGA、FPSoC 芯片供应商，但仍需持续进行研发投入，
追赶国际先进水平
国际领先 FPGA 厂商凭借数十年的技术积累、成熟的产业链配套能力以及庞大的
产销规模和品牌影响力，在全球市场占据主导地位，根据 Gartner 数据，2024 年全球
FPGA 市场按销售额统计，Xilinx（赛灵思）、Altera（阿尔特拉）和 Lattice（莱迪思
半导体）三家美国企业市场占有率分别达到 52%、25%和 8%，合计占据全球 85%的市
场份额，尤其在 16nm 以下先进制程、500K 逻辑单元以上的超大规模高端 FPGA 市场，
长期由国际龙头企业所主导。
公司于 2011 年成立，是国内首批具有先进制程 FPGA 芯片设计能力的企业之一，
但目前仍处于成长期，与国际领先 FPGA 厂商仍存在差距，需要通过持续研发投入，
把握数据中心 AI 加速、边缘计算、下一代通信技术基带处理、超大规模硬件仿真等新
兴场景拓展带来的时代机遇，持续突破先进制程技术，追赶国际先进水平，进一步提
升产品性能、丰富产品功能，实现关键领域国产替代，服务国家战略，满足国内市场
对于高性能 FPGA、FPSoC 芯片自主可控的需求。
（3）报告期内，公司紧扣行业先进发展趋势，通过持续研发投入实施重点研发
项目，取得多项阶段性进展
报告期内公司研发费用主要投向低功耗 FPGA 芯片、高效率 FPGA 芯片、高性能
FPGA 芯片、车规 FPGA 芯片、高集成 FPSoC 芯片、新工艺设计平台技术研究和高效
率芯片升级技术研究七大项目。报告期各期，公司对上述研发项目合计投入的研发费
用占整体研发费用的比例均超过 95%。上述项目的先进性或必要性如下：
序号 项目名称 先进性或必要性
在公司已大规模量产的低逻辑规模 FPGA 芯片产品系列基础上，针对网络
通信、数据中心、消费电子等应用领域新需求与发展趋势，开发低功耗
低 功 耗 FPGA 芯 FPGA 产品系列。同时持续优化低功耗工艺平台 FPGA 芯片的设计方法与
片 工程体系，系统性提升产品可靠性与量产良率，为客户提供功耗、性能、
成本与质量均衡的综合解决方案，巩固公司在低逻辑规模 FPGA 市场的优
势与市场份额
瞄准网络通信、工业应用、新能源与汽车电子、医疗设备等应用领域，持
续丰富产品逻辑规模与接口配置，扩大国产 FPGA 的市场覆盖与替代范
高 效 率 FPGA 芯
片
动国产供应链技术与工程能力提升，构建自主可控的供应链体系，满足下
游客户对产业链安全稳定的长期核心需求
针对高性能 FPGA 市场长期由国外企业主导的行业现状，面向高端网络通
信设备、数据中心、医疗设备等重点领域的迫切需求，研发基于 FinFET
高 性 能 FPGA 芯
片
术的代际升级，逐步打破国外技术壁垒，为下游市场提供自主可控的高端
芯片解决方案
把握新能源汽车与智能驾驶产业快速发展的重大市场机遇，针对车规级芯
片在宽温域适应性、强抗干扰能力、长期可靠性与功能安全等方面的严苛
要求，攻克核心技术与质量管控难点。建立符合国际标准的车规芯片研发
流程与全生命周期质量管理体系，实现车规 FPGA 产品的批量供货能力，
进入汽车电子供应链，为后续系列化车规产品的推出与市场拓展奠定坚实
基础
顺应芯片系统级高集成化的技术发展趋势，融合 FPGA 的硬件可编程灵活
性与 CPU 的软件处理高性能，研发异构集成 FPSoC 芯片及配套完整软件
高集成 FPSoC 芯
片
统等场景对单芯片集成化解决方案的差异化需求，显著提升产品附加值与
技术壁垒，拓展公司产品覆盖范围和技术水平
提前布局公司下一代芯片工艺与架构技术，开展国产工艺平台适配验证与
新 工 艺 设 计 平 台 高性能自主 IP 核研发，形成可复用的技术平台与标准化设计方法，为公
技术研究 司未来产品的性能提升、成本优化与快速迭代奠定核心技术基础。逐步降
低对国外工艺的依赖，保障公司技术发展的连续性与可持续性
对现有主力产品进行关键技术迭代升级研究，以快速响应下游客户对新功
高效率芯片升级
技术研究
发的风险与成本，持续提升产品性价比与市场竞争力，巩固并扩大公司的
序号 项目名称 先进性或必要性
优势地位
上述研发项目紧密围绕行业先进技术路线与公司中长期发展战略，全面覆盖低功
耗、高效率、高性能、车规级等不同产品方向，以及下一代芯片工艺与架构技术等的
前瞻性技术探索，推动产品迭代升级，助力公司精准响应网络通信、工业应用、新能
源与汽车电子、数据中心等各下游领域客户不断提升的性能、功耗与可靠性要求，加
快完善自主可控的芯片设计、EDA 软件工具技术体系，推进基于全流程国产供应链的
产品研发与产业化验证，有助于公司逐步突破国外厂商在高端 FPGA 市场的垄断地位，
为公司持续优化产品结构、扩大市场覆盖范围、服务国家战略提供核心技术支撑。
报告期内，上述研发项目均取得阶段性进展，推出十余款型号产品、完成多篇技
术报告，同时获得授权专利 57 项，具体参见本回复之“一、报告期内公司研发费用金
额及占比较高的原因及形成的主要研发成果，研发成果转化收入、利润情况，是否与
同行业可比公司存在重大差异”之“（二）研发成果转化收入、利润情况”之“1、公
司主要研发项目形成的主要研发成果情况”。
（1）FPGA 行业研发投入与当期营业收入存在时间错配，公司当前仍处于成长期，
研发投入的业绩贡献暂未充分释放，导致研发费用占比较高
FPGA 行业作为典型的技术密集型、高研发投入型的行业，其研发投入向营业收
入的转化具有长周期特征，无法在投入当期直接体现为营业收入等经营成果。
一方面，FPGA 产品研发周期较长，一款具备市场竞争力的 FPGA 芯片从核心架
构定义、电路迭代、前端逻辑设计与全流程验证、后端物理实现、多轮次流片封装试
制到可靠性测试完成，通常需要 2-3 年的产品研发和工程周期；另一方面，FPGA 产品
正式量产后，还需经历下游客户严格的芯片级测试、板级验证和可靠性实验、设备小
批量试生产、大规模生产等多个环节，通常需要 1-2 年时间进行客户导入和验证。因
此，公司当期发生的研发投入，其对公司营业收入的直接拉动效应通常需要 3-5 年才
能逐步显现。
公司现有产品的发展历程符合上述行业特点。EAGLE 系列 EG4、ELF 系列 EF2
产品是公司自主研发的主力 FPGA 产品，适用于网络通信、工业应用、新能源与汽车
电子等多个领域，经多年研发和客户导入，目前已进入成熟阶段，2025 年度上述型号
产品收入占公司营业收入的比例超 50%。具体而言，EAGLE 系列 EG4 产品于 2014 年
研发立项，2016 年推出并开始客户导入，2018 年完成客户导入并形成千万级收入，此
后连续 5 年年收入超亿元，该产品推出至今已 10 年，目前依然为公司重要收入来源之
一；ELF 系列 EF2 于 2016 年研发立项，2018 年推出并开始客户导入，2019 年完成客
户导入并形成千万级收入，此后连续 6 年年收入达亿级水平，该产品推出至今已 8 年，
目前依然为公司重要收入来源之一。
结合上述行业特点和公司现有产品的发展历程、收入变化情况可知，FPGA 行业
研发投入与当期营业收入之间存在时间错配，公司当前仍处于成长期，需要通过持续
研发投入，推动技术持续攻关，产品持续迭代，突破先进制程技术，追赶国际先进水
平，实现关键领域国产替代，目前依然存在研发投入较高但研发投入的业绩贡献暂未
充分释放的情况，导致研发费用占比较高。
（2）报告期内，受行业整体市场规模下滑和终端客户需求波动影响，公司营收
规模出现阶段性下降，导致虽然公司整体研发费用小幅下降，但研发费用率提升
报告期各期，公司研发费用分别为 38,415.93 万元、36,353.67 万元和 34,491.27 万
元，虽然研发费用金额小幅下降，但由于公司营业收入受行业整体市场规模下滑和终
端 客 户 需 求 波 动 影 响 出 现 阶 段 性 下 降 ， 各 期 营 业 收 入 分 别 为 70,078.59 万 元 、
公司各期研发费用率持续提升，分别为 54.82%、55.77%及 66.33%。因此，报告期内
公司研发费用率持续提升主要系公司营收规模出现阶段性下降所致。
报告期内，公司的营收规模下降原因主要系：
首先，报告期内，全球及中国 FPGA 整体市场规模出现下滑调整。根据 Gartner 数
据，全球 FPGA 市场规模从 2023 年约 89.66 亿美元下降至 2024 年约 56.78 亿美元；根
据智研咨询数据，中国 FPGA 市场规模从 2022 年约 164.4 亿元下降至 2024 年约 129.8
亿元。
其次，报告期内，FPGA 行业终端客户需求出现波动。一方面，2022 年前后，中
美贸易摩擦背景下，全球供应链面临波动，半导体行业面临芯片短缺、交货期延长等
问题，终端客户出于对供应链稳定性的担忧和规避后续关税调整的考虑，大幅增加
施，导致 2022 年采购需求呈现阶段性爆发，进而造成报告期内终端客户需求减少。另
一方面，网络通信领域系民用 FPGA 芯片最主要的下游应用领域之一。2023 年起，我
国网络通信领域通信设备的部署进度逐渐放缓，具体而言，我国 5G 建设经过 2019 年
至 2022 年的高速发展期后，已建成全球规模最大的 5G 网络，5G 建设进入存量优化、
提质增效的新阶段，根据工业和信息化部发布数据显示，2023-2025 年我国新增 5G 基
站数量分别为 106.5 万站、87.4 万站和 58.7 万站，新建 5G 基站增速放缓态势显著，网
络通信领域的固定资产投资重心逐步转向算力、AI 等新兴领域，导致网络通信领域终
端客户对 FPGA 芯片的增量需求减少，而算力、AI 等新兴领域对 FPGA 芯片的需求尚
处于起步发展阶段。
由于受到上述因素的影响，全球民用 FPGA 企业相关营收规模均出现阶段性下降。
由于 A 股上市公司中，尚不存在与公司主营业务完全一致的公司，复旦微电、紫光国
微的部分业务虽涉及 FPGA 行业，但是其主要产品属于特种应用领域 FPGA 芯片，与
公司产品的功能特性、下游客户群体存在较大差异。境外上市公司中，Xilinx（赛灵
思）、Altera（阿尔特拉）、Lattice（莱迪思半导体）均为全球领先的 FPGA 企业，与
公司主营业务、主要产品较为可比，为公司的境外可比公司。报告期内，上述境外可
比公司及公司营业收入变化情况具体如下：
单位：亿元、亿美元
序号 公司名称
营业收入 增长率 营业收入 增长率 营业收入
境外可比公司平均值 19.89 -0.09% 18.70 -36.81% 29.79
发行人 5.20 -20.22% 6.52 -6.99% 7.01
注：1、AMD 的 Embedded segment 业务板块收入主要包含原 Xilinx（赛灵思）相关业务收入；
年报及公告，2025 年 9 月，Intel 将 Altera（阿尔特拉）的 51%股权出售，交易完成后 Intel 不再于
年报中披露 Altera（阿尔特拉）营业收入数据；
止日为各年度 12 月 31 日；英特尔（Intel）财年截止日分别为 2023 年 12 月 30 日、2024 年 12 月
年 12 月 28 日、2026 年 1 月 3 日。
资料来源：各公司年度报告。
如上表，报告期内，受所处行业市场规模下滑和终端客户需求波动，公司与境外
可比公司营收规模均出现不同程度下滑，虽然公司研发费用分别为 38,415.93 万元、
降幅度更大，从而推高了公司的研发费用率。
（二）研发成果转化收入、利润情况
报告期内，公司主要研发项目为低功耗 FPGA 芯片项目、高效率 FPGA 芯片项目、
高性能 FPGA 芯片项目、车规 FPGA 芯片项目、高集成 FPSoC 芯片项目、新工艺设计
平台技术研究项目及高效率芯片升级技术研究项目。报告期各期，公司对上述研发项
目合计投入的研发费用占整体研发费用的比例均超过 95%。公司上述主要研发项目形
成的研发成果、已推出产品情况如下：
序
项目名称 预计形成的研发成果 已形成的研发成果 已推出产品
号
研发小规模、低功耗 FPGA 推出了 ELF、SWORDFISH 等 ELF 系 列
低功耗 芯 片 产 品 ， 包 括 新 产 品 设 系列的多款产品型号，申请国 EF3LA0、
FPGA 芯片 计、封装型号拓展、测试良 内发明专利 10 项，其中授权专 SWORDFISH 系 列
率与可靠性提升等工作 利1项 SF2 等型号产品
研发具备中等逻辑规模、支
PHOENIX 系 列
持丰富标准接口的 FPGA 芯
推出了 PHOENIX 系列的多款 PH1A90、
高效率 片产品，包括新产品设计、
FPGA 芯片 封装型号拓展、国产供应链
导入验证、测试良率与可靠
等型号产品
性提升等工作
研发大规模高性能 FPGA 芯
片产品，包括新产品设计、 推出了 PHOENIX 系列的第二 PHOENIX 系 列
高性能
FPGA 芯片
率与可靠性提升、解决方案 其中授权专利 16 项 品
研发等工作
研发满足车规标准的多款
FPGA 芯片产品，包括车规标 推出了 4 款通过 AEC-Q100 测
车规 FPGA ELF 系列 EF4L90A
芯片 等型号产品
规产品研发、加严测试与良 专利 11 项，其中授权专利 2 项
率提升等工作
研发集成高性能 CPU 与高灵
Dragon 系 列
活性 FPGA 的 FPSoC 芯片及 推出了 Dragon 系列的多款产品
高集成 DR1M90、
FPSoC 芯片 DR1V90 等 型 号 产
品设计、软件工具链与解决 项，其中授权专利 4 项
品
方案开发、测试良率与可靠
序
项目名称 预计形成的研发成果 已形成的研发成果 已推出产品
号
性提升等工作
开展拓展工艺平台研究、新
新工艺设计
架构设计，并基于拓展工艺 形成技术报告，申请国内发明 前 沿 技 术 研 究 项
平台开展高性能 IP 适配设计 专利 7 项，其中授权专利 1 项 目，未推出新产品
究
验证、软件算法优化等工作
研发新一代高效率 FPGA 与
高效率芯片 FPSoC 芯片升级技术，开展
形成技术报告，申请国内发明 前 沿 技 术 研 究 项
专利 7 项，其中授权专利 1 项 目，未推出新产品
究 设计与验证、软件适配性设
计等工作
报告期内，公司主要研发项目报告期各期的研发费用，以及形成研发成果对应转
化的收入、毛利情况如下：
单位：万元
项目
研发费用 收入 毛利额 研发费用 收入 毛利额 研发费用 收入 毛利额
研发成
果转化
收入或
毛利
研发费
用或营
业收入 34,491.27 51,999.65 22,359.99 36,353.67 65,181.69 22,411.57 38,415.93 70,078.59 26,879.07
或毛利
总额
比例 100.00% 8.32% 6.05% 100.01% 8.27% 13.60% 97.90% 0.57% 0.64%
注：2024 年度，上表列示的主要研发项目对应研发费用合计占当期研发费用总额的比例超过 100%，
主要系当期其他非主要研发项目存在冲减上年暂估的福利费所致。
报告期内，公司主要研发项目形成的研发成果对应转化收入金额及占比较低，主
要系：
（1）FPGA 产品研发周期较长，通常需 2-3 年，研发阶段无法直接转化收入
不同于其他集成电路产品，FPGA 研发同时进行芯片硬件架构设计和配套专用
EDA 软件工具开发，且需保证两者的兼容性，因此研发周期较长；同时，由于 FPGA
产品的硬件可编程灵活性、应用场景广泛性等特点，其测试验证复杂度较高，且车规
级产品等还需通过额外的功能安全认证与长期可靠性测试，进一步延长了产品的研发
周期，一般而言，FPGA 产品的研发周期需 2-3 年。
公司产品的发展历程符合上述行业特点，具体而言，公司现有成熟产品研发周期
均为 2-3 年，如 EAGLE 系列 EG4 产品于 2014 年研发立项，2016 年推出并开始客户导
入；ELF 系列 EF2 于 2016 年研发立项，2018 年推出并开始客户导入；PHOENIX 系列
PH1A100 于 2018 年研发立项，2020 年推出并开始客户导入。
（2）FPGA 产品客户导入周期较长，通常需 1-2 年，导入期间转化收入规模较小
且逐步起量，但导入成功后可规模化放量且产品的生命周期可以长达 10 年以上
作为通用型核心基础芯片，下游客户将 FPGA 芯片用于多个产品线的各类电子设
备中，因此对 FPGA 产品的完备性、可靠性、稳定性要求极高。各领域客户在采用新
产品前，需完成客户端的芯片级测试、板级验证和可靠性实验、设备小批量试生产等
多个环节，新产品才可进入客户供应链器件选型库，整个验证导入流程时间周期较长，
通常需要 1-2 年，期间主要客户主要以验证性小批量订单形式采购，因此产生收入金
额较小。但产品一旦成功进入客户供应链体系，客户基于供应链连续性、技术方案研
发成本和产品质量稳定性考量，加上 FPGA 特有的现场可编程灵活性决定了该类芯片
具有应用通用性和长期适用性，客户不会轻易更换供应商和产品型号，因此，成功导
入的产品能够在较长周期内为公司持续贡献稳定的销售收入。
以境外可比公司、全球 FPGA 芯片龙头 Altera（阿尔特拉）为例，2026 年 4 月 9
日，阿尔特拉宣布将其 Agilex、MAX 10 和 Cyclone V FPGA 系列产品的生命周期
支持进一步延长至 2045 年，以满足客户的长期需求、保障供应稳定性，具体如下：
产品系列 推出时间 系列特点 主要应用场景 生命周期支持
具有较低的功耗和高效
的逻辑集成能力，集成
收发器，以及支持 基 工业应用、消费电
Altera Cyclone V 2011 年 于 ARM 的硬核处理器 子、医疗、测试测 支持至 2045 年
系 统 （HPS） 版 本 的 量、汽车电子等
SoC FPGA，推荐用于
边缘化应用和设计
通过在单一可编程逻辑
器件中实现先进处理能 工业应用、消费电
Altera MAX 10 2014 年 力，并采用独特的非易 子、医疗、汽车电 支持至 2045 年
失性架构，适用于低功 子、测试测量等
耗和成本敏感的应用
Intel Agilex 7 2019 年 Agilex 家族覆盖从低功 数据中心、网络通 支持至 2045 年
产品系列 推出时间 系列特点 主要应用场景 生命周期支持
耗、高性价比到高性能 信、国防、工业应
的全产品矩阵。其代表 用等
性 Agilex7 系列 FPGA
及 SoC FPGA 芯片于
先的 IO 速度、带宽、
计算能力和存储密度
资料来源：Altera（阿尔特拉）官网。
Altera（阿尔特拉）的 Agilex 7、MAX 10 及 Cyclone V 系列 FPGA 芯片分别于
但仍然广泛应用于工业、通信、航空航天、数据中心、医疗及交通等应用领域，具有
较强的市场需求。根据 Altera（阿尔特拉）官网信息，其认为由于 FPGA 芯片的众多
终端应用场景的设计寿命达到 10 至 20 年甚至更久，倘若对应产品停止供应，下游客
户方案需面临重新设计和认证的高昂成本，进而导致业务运营中断等重大风险。为了
提升产品灵活性和支持性，Altera（阿尔特拉）承诺将该等芯片的供应及支持时间进一
步延长至 2045 年，以降低下游客户的风险，保障产品供应和部署的连续性。因此，
FPGA 产品的长生命周期与其产品特性和下游场景需求紧密关联，FPGA 产品在研发成
功并导入广泛的应用场景后，通常具有较强的客户粘性和持续性的产品需求。
公司产品的发展历程亦符合上述行业特点，具体而言，公司现有成熟产品
EAGLE 系列 EG4 产品 2016 年推出并开始客户导入，2018 年完成客户导入并形成千万
级规模收入，此后连续 5 年年收入超亿元，该产品推出至今已 10 年，目前依然为公司
重要收入来源，且该产品的剩余生命周期预计可达 5 年以上，随着后续进行产品升级，
预计总生命周期可达 20 年；ELF 系列 EF2 于 2018 年推出并开始客户导入，2019 年完
成客户导入并形成千万级收入，此后连续 6 年年收入达亿级水平，该产品推出至今已
（3）公司处于成长期，部分研发项目为前瞻性较强的技术储备项目，不直接产
生收入
为构建长期核心竞争力，公司在推进现有产品迭代的同时，持续投入资源开展拓
展工艺平台研究、新架构设计及新一代高效率 FPGA 与 FPSoC 芯片升级技术研究，此
类研发成果虽不直接产生当期销售收入，但为公司后续产品快速迭代、缩短研发周期
奠定了坚实基础。
上述研发项目的先进性或必要性参见本回复之“一、报告期内公司研发费用金额
及占比较高的原因及形成的主要研发成果，研发成果转化收入、利润情况，是否与同
行业可比公司存在重大差异”之“（一）报告期内公司研发费用金额及占比较高的原
因”之“1、报告期内，公司研发费用金额较高的原因”之“（3）报告期内，公司紧
扣行业先进发展趋势，通过持续研发投入实施重点研发项目，取得多项阶段性进展”。
上述研发项目产生的研发成果参见“一、报告期内公司研发费用金额及占比较高
的原因及形成的主要研发成果，研发成果转化收入、利润情况，是否与同行业可比公
司存在重大差异”之“（二）研发成果转化收入、利润情况”之“1、公司主要研发项
目形成的主要研发成果情况”。
（4）2026 年前述研发成果正在加速转化为实际订单，研发成果对公司收入的拉
动作用逐渐显现
项目形成的研发成果对应新签订单金额约 1.18 亿元，主要研发项目形成的研发成果对
公司收入的拉动作用逐渐显现。
（三）报告期内，公司研发费用率水平、变化趋势与可比公司相比存在一定差异，
具有合理性
报告期内，公司与境外可比公司营业收入、研发费用及研发费用率情况具体如下：
单位：亿美元、亿元
境外可比公司名称 2025 年度 2024 年度 2023 年度
营业收入
Xilinx（赛灵思） 34.54 35.57 53.21
Altera（阿尔特拉） 未披露 15.44 28.79
Lattice（莱迪思半导体） 5.23 5.09 7.37
境外可比公司平均值 19.89 18.70 29.79
发行人 5.20 6.52 7.01
研发费用
Xilinx（赛灵思） 未披露 未披露 未披露
境外可比公司名称 2025 年度 2024 年度 2023 年度
Altera（阿尔特拉） 未披露 未披露 未披露
Lattice（莱迪思半导体） 1.80 1.51 1.52
境外可比公司平均值 1.80 1.51 1.52
发行人 3.45 3.64 3.84
研发费用率
Xilinx（赛灵思） / / /
Altera（阿尔特拉） / / /
Lattice（莱迪思半导体） 34.38% 29.60% 20.62%
境外可比公司平均值 34.38% 29.60% 20.62%
发行人 66.24% 55.77% 54.82%
注 ：1、Xilinx（ 赛 灵 思 ） 营 业 收 入 数 据 来 源 于 其 母 公 司 AMD（NasdaqGS:AMD） 年 报 的
Embedded segment 业务板块收入主要包含原相关业务收入，但 AMD（NasdaqGS:AMD）未披露
Xilinx（赛灵思）研发费用数据；
年报及公告，2025 年 9 月，Intel（NasdaqGS:INTC）将 Altera（阿尔特拉）的 51%股权出售，交易
完 成 后 Intel（NasdaqGS:INTC） 不 再 于 年 报 中 披 露 Altera（ 阿 尔 特 拉 ） 营 业 收 入 数 据 ， 且
（NasdaqGS:INTC）未披露 Xilinx（赛灵思）研发费用数据；
止日为各年度 12 月 31 日；英特尔（Intel）财年截止日分别为 2023 年 12 月 30 日、2024 年 12 月
年 12 月 28 日、2026 年 1 月 3 日；
资料来源：各公司年度报告。
（1）报告期内，公司研发费用率水平高于境外可比公司，主要系市场地位、发
展阶段不同所致，具有合理性
报告期各期，公司研发费用分别为 38,415.93 万元、36,353.67 万元和 34,491.27 万
元，研发费用率分别为 54.82%、55.77%及 66.33%。境外可比公司 Lattice（莱迪思半
导体）研发费用率分别为 20.62%、29.60%及 34.38%，公司研发费用率水平高于境外
可比公司，主要系市场地位、发展阶段差异所致，具体如下：
Xilinx（赛灵思）是全球 FPGA 行业的开创者和长期领导者，曾独立上市，后被
AMD 收购；Altera（阿尔特拉）曾是全球第二大 FPGA 厂商，被英特尔收购后又拆分
独立运营；Lattice（莱迪思半导体）是全球第三大 FPGA 厂商，聚焦于低功耗可编程
逻辑器件领域。上述境外可比公司均已深耕行业数十年，凭借成熟的产业链配套能力
以及庞大的产销规模和品牌影响力，在全球市场占据主导地位，根据 Gartner 数据，
场份额，收入规模较大且相对稳定；同时由于其核心产品已进入成熟稳定期，上述三
家境外可比公司的研发投入主要用于现有产品的迭代升级和前沿技术的长期预研，研
发费用投入水平相对较低，因此，研发费用率相对公司处于较低水平。
公司是国内首批具有先进制程 FPGA 芯片设计能力的企业之一，但目前仍处于成
长期，一方面，与国际领先 FPGA 厂商仍存在差距，需要通过持续研发投入，持续突
破先进制程技术，追赶国际先进水平，实现关键领域国产替代，服务国家战略；另一
方面，公司众多研发成果尚未完全转化为规模化收入，公司整体营收规模相对境外可
比公司较小，因此，公司研发费用率水平相对境外可比公司较高，具有合理性。
（2）报告期内，公司研发费用率呈上升趋势，主要系营收规模下降所致，整体
趋势与境外可比公司基本一致
报告期各期，公司研发费用分别为 38,415.93 万元、36,353.67 万元和 34,491.27 万
元，虽然研发费用金额小幅下降，但由于公司营业收入受行业整体市场规模下滑和终
端客户需求波动影响出现阶段性下降，各期收入分别为 70,078.59 万元、65,181.69 万
元和 51,999.65 万元，导致公司各期研发费用率持续提升，分别为 54.82%、55.77%及
降所致。
报告期内，境外可比公司 Lattice（莱迪思半导体）研发费用率变化趋势与公司基
本一致。报告期各期， Lattice（莱迪思半导体）的营业收入分别为 7.37 亿美元、5.09
亿美元和 5.23 亿美元，研发费用分别为 1.52 亿美元、1.51 亿美元和 1.80 亿美元，研发
费用率分别为 20.62%、29.60%及 34.38%，研发费用率持续提升，2024 年-2025 年相比
规模下降主要系工业及汽车应用领域、电信基础设施部署领域需求疲软，以及客户持
续进行库存去化所致，与公司营收规模、研发费用率变化趋势及原因基本一致。
报告期内，公司与 A 股可比公司营业收入、研发费用及研发费用率情况具体如下：
单位：万元
A 股公司名称 2025 年度 2024 年度 2023 年度
营业收入
兆易创新 920,346.31 735,597.77 576,082.34
寒武纪 649,719.62 117,446.44 70,938.66
澜起科技 545,631.68 363,891.11 228,573.85
景嘉微 72,006.46 46,634.24 71,324.82
紫光国微 614,582.31 551,107.39 756,536.91
复旦微电 398,226.11 359,022.38 353,625.94
A 股可比公司平均值 628,480.93 362,283.22 342,847.09
发行人 51,999.65 65,181.69 70,078.59
研发费用
兆易创新 111,699.20 112,238.89 98,995.31
寒武纪 135,080.46 121,587.36 111,750.82
澜起科技 91,503.02 76,347.00 68,181.24
景嘉微 42,763.38 28,064.86 33,123.34
紫光国微 140,260.13 122,445.72 142,145.54
复旦微电 122,274.21 103,065.15 101,059.76
A 股可比公司平均值 115,139.22 93,958.16 92,542.67
发行人 34,491.27 36,353.67 38,415.93
研发费用率
兆易创新 12.14% 15.26% 17.18%
寒武纪 20.79% 103.53% 157.53%
澜起科技 16.77% 20.98% 29.83%
景嘉微 59.39% 60.18% 46.44%
紫光国微 22.82% 22.22% 18.79%
复旦微电 30.70% 28.71% 28.58%
A 股可比公司平均值 20.10% 41.81% 49.73%
发行人 66.24% 55.77% 54.82%
资料来源：各公司年度报告。
选取上述 A 股上市公司作为公司可比公司的原因主要系其均为采用 Fabless 经营模
式的芯片设计企业，与公司在业务模式上具有一定的可比性，但上述 A 股可比公司与
公司在主营业务、客户结构、产品应用领域等方面不完全一致。
（1）报告期内，公司研发费用率水平高于 A 股可比公司，主要系所处行业、发
展阶段不同所致，具有合理性
首先，公司与兆易创新、寒武纪、澜起科技和景嘉微的主营业务不同。公司主营
业务为 FPGA、FPSoC 芯片和专用 EDA 软件等产品的研发、设计和销售，前述同行业
可比公司虽同为采用 Fabless 经营模式的芯片设计企业，但其主营业务均不涉及 FPGA
芯片相关业务，主要产品类型与公司存在较大差异，由于 FPGA 芯片具有硬件现场可
编程、持续积累专用 IP 核等特点，FPGA 厂商不仅需要完成芯片硬件架构与电路设计，
还必须自主研发配套的专用 EDA 软件工具链，FPGA 厂商同时具备集成电路设计与
EDA 软件开发的双重属性，需要在集成电路设计与 EDA 软件开发同步进行持续研发
投入，因此公司的研发投入特点与前述同行业可比公司存在差异，导致研发费用率水
平存在差异，具有合理性。
其次，公司与复旦微电、紫光国微的 FPGA 产品应用领域不同。公司 FPGA 产品
主要应用于网络通信、工业应用、新能源与汽车电子、数据中心等民用领域，复旦微
电和紫光国微 FPGA 产品主要应用于高可靠、特种等特定领域，与公司产品的下游应
用领域存在较大差异，相应的芯片设计和专用 EDA 软件技术路线、技术侧重点、产品
市场和商业属性均存在显著差异，具体体现为面向高可靠或特种应用市场的 FPGA 通
常对软硬件兼容性要求高、注重提升可靠特性以适用于恶劣环境，下游单个应用需求
数量少，总体需求量与经济和市场周期弱相关，同时对生产良率、成本和价格不敏感；
面向民用市场的 FPGA 要求通用属性更强，要求在逻辑规模、接口配置、功能特性、
软件支持、数据传输技术等方面具备综合优势，国产芯片性能要求匹配国外竞品同时
要求持续进行功能、特性创新和升级，下游单个应用需求数量大，总体需求量与经济
和市场周期强相关，对生产良率要求较高以实现大规模量产并降低成本，因此总体技
术路线以 FPGA 硬件自主设计创新、EDA 软件算法突破、应用解决方案和 IP 自主开发
为主，当前海外龙头厂商占据较高市场份额，市场竞争较为充分，具体对比如下：
项目 高可靠或特种应用领域 FPGA 民品领域 FPGA
面向涵盖网络通信、数据中心、工业
产品客户群体 主要面向特种应用领域特殊客户群体 应用、消费电子、汽车电子等广泛的
民用场景
对适用特殊使用环境具有较高要求， 民用产品应用场景具有通用属性，需
需在极端环境下具有强可靠性，产品 在逻辑规模、接口技术、功能特性等
产品硬件技术
通常需要在特殊的电压、温度等环境 方面具备综合优势，国产芯片性能要
下稳定使用。芯片架构和电路设计兼 求匹配国外竞品的同时要求持续进行
项目 高可靠或特种应用领域 FPGA 民品领域 FPGA
容性要求高 功能、特性创新和升级
EDA 算法、软件全流程、应用 IP 都需
不要求自主开发软件和应用 IP，软件
要自主开发突破，对软件生成的电路
主要实现数据格式兼容适配，用户在
软件工具要求 性能和功耗要求高，用户在替换芯片
替换芯片时不需要修改 RTL 代码进行
时需要通过 RTL 代码修改进行设计移
设计移植
植
产品加严筛片以保证可靠性，不要求 生产良率要求高以保证大批量稳定生
产品生产特点
较高生产良率 产并降低产品成本
因产品特殊性及特殊使用环境有较高 因产品面向广泛的民用领域各个应用
产品定价因素 要求，产品销售价格、毛利率通常较 场景，下游市场对价格较为敏感，毛
高 利率适中
典型应用需求数量少，可能低至数百 典型应用需求数量大，通常达数万颗
产品需求情况 颗，总体需求量与经济和市场周期弱 以上，总体需求量与经济和市场周期
相关 强相关
当前海外龙头厂商占据较高市场份
市场竞争格局 自主可控需求强，以国产厂商为主
额，竞争充分
需具备高可靠性产品供应的特殊资质
业务资质要求 通常不存在特殊资质要求
要求
最后，公司与复旦微电、紫光国微的 FPGA、FPSoC 产品发展阶段不同。复旦微
电和紫光国微分别于 1998 年、2001 年成立，其特种 FPGA、FPSoC 产品产业化成效显
著，在国内取得了较高的市场占有率，客户群体相对固定，客户导入成本较低。同时
复旦微电和紫光国微在 FPGA、FPSoC 产品以外布局多个业务板块，营收规模显著大
于公司，且 FPGA、FPSoC 产品收入未单独披露。根据其年报，2025 年度复旦微电
“FPGA 及其他产品收入”为 141,361.75 万元，占营业收入的比例为 35.50%；紫光国
微特种集成电路业务（包括 FPGA 和系统级芯片产品）收入为 321,201.31 万元，占营
业收入的比例为 52.26%。而公司则自 2011 年设立以来始终专注于 FPGA、FPSoC 芯片
及专用 EDA 软件的研发设计与技术创新，报告期内 FPGA、FPSoC 产品收入占比近
国际先进水平。上述产品应用领域与发展阶段的差异，导致报告期公司与复旦微电、
紫光国微研发费用率水平不同，具有合理性。
（2）报告期内，公司研发费用率变化趋势与 A 股可比公司存在差异，主要系所
处行业不同所致，具有合理性
报告期内，公司研发费用率变化趋势与 A 股可比公司存在差异，主要系与兆易创
新、寒武纪、澜起科技和景嘉微存在差异。如前所述，公司与兆易创新、寒武纪、澜
起科技和景嘉微的主营业务不同。报告期内，A 股可比公司未受到上述 FPGA 行业市
场规模下滑和终端客户需求波动的影响，营收规模变化趋势与公司存在差异；同时，
力、存储芯片需求激增，营业收入大幅提升，而 AI 行业的发展对公司 FPGA 业务的积
极影响存在传导周期，其对公司收益的实质性贡献将在 2026 年及以后逐步显现，进一
步放大了公司与 A 股可比公司营收变化趋势的差异。因此，报告期内公司与 A 股可比
公司研发费用率变化趋势存在差异具有合理性。
二、结合公司现有项目及可比公司同类项目情况，说明本次募投项目新增研发支
出测算是否谨慎合理，以及对公司未来经营业绩的持续影响，并充分提示相关风险
（一）结合公司现有项目及可比公司同类项目情况，说明本次募投项目新增研发
支出测算是否谨慎合理
公司本次募投项目中新增的研发支出主要为研发人员工资、产品试制费、IP 及软
件使用费和设备购置费，各项研发支出的测算依据如下：
（1）研发人员工资
公司本次募投项目中研发人员工资是根据募投项目各类型研发人员需求数量和公
司相关研发人员的平均薪酬水平确定，其中，各类型研发人员需求数量是根据募投项
目的整体进度安排预计各年度各类型研发人员的具体人数，相关研发人员的平均薪酬
水平则参考公司 2025 年度相应研发人员的平均薪酬水平。募投项目中研发人员在项目
实施第一年的平均薪酬与公司 2025 年度相应研发人员平均薪酬对比情况如下：
单位：万元
研发人员类型 2025 年度平均薪酬 募投项目第一年薪酬
芯片设计人员 66.61 65.00
软件开发人员 60.36 65.00
IP 及参考设计人员 55.64 50.00
产品测试人员 47.89 45.00
由上表可知，募投项目研发人员在项目实施第一年的平均薪酬与公司 2025 年度相
应研发人员的平均薪酬不存在显著差异，公司对募投项目研发人员平均薪酬的预计符
合公司研发人员实际的薪酬水平。
可比公司中，寒武纪 2025 年度向特定对象发行 A 股股票募投项目“面向大模型的
芯片平台项目”建设期第一年研发人员平均薪酬为 79.96 万元，复旦微电向不特定对
象发行 A 股可转换公司债券募投项目“新工艺平台存储器开发及产业化项目”建设期
第一年研发人员平均薪酬为 68.13 万元，均高于公司本次募投项目研发人员建设期第
一年的平均薪酬，公司对募投项目研发人员平均薪酬的预计较为谨慎。
募投项目建设期内，各岗位研发人员工资按 5%的年增长率测算，这与公司报告期
内研发人员平均薪酬的增长率相近，具体情况如下：
项目 2025 年度 2024 年度 2023 年度
研发人员职工薪酬（万元） 25,266.34 26,453.59 23,757.39
研发人员人数（人） 414 452 444
平均薪酬（万元/年） 61.03 58.53 53.51
报告期年复合增长率 6.80%
可比公司中，寒武纪 2025 年度向特定对象发行 A 股股票的募投项目“面向大模型
的芯片平台项目”，建设期内研发人员平均薪酬按 5%的年增长率测算；复旦微电向不
特定对象发行 A 股可转换公司债券的募投项目中，建设期内研发人员平均薪酬按 10%
的年增长率测算。公司对募投项目建设期内研发人员平均薪酬年增长率测算处于合理
范围之内。
综上，公司对于本次募投项目研发人员工资的测算具有谨慎性、合理性。
（2）产品试制费
产品试制费主要分为流片费用和测试加工费用，其中测试加工费用包括测试治具
采购、封装加工及测试等费用。本次募投项目产品试制费系综合考虑项目拟研发芯片
的工艺复杂度与规模特性等因素，参照公司现有同类型芯片研发项目的费用水平，并
结合当前行业流片、封测及配套治具采购的市场价格，对流片、测试治具规格、采购
用量及封装测试加工相关投入进行合理测算。本次募投项目产品试制费具体构成已申
请豁免披露。
（3）IP 及软件使用费
IP 及软件使用费主要分为 IP 授权费及软件使用费，IP 授权费根据研发项目需要购
买的 IP 授权和公司历史上采购类似 IP 授权的费用确定，软件使用费用根据研发项目
需要购买的 EDA 软件和公司历史上采购类似 EDA 软件的费用确定。本次募投项目 IP
及软件使用费具体情况如下：
单位：万元
募投项目 序号 知识产权名称/软件名称 金额
知识产权费（IP）
软件使用费用
先进工艺平台超大规模 FPGA
芯片研发项目
知识产权费（IP）
软件使用费用
平面工艺平台 FPGA & FPSoC
芯片升级和产业化项目
（4）设备购置
本项目拟根据开发环境和测试环境要求进行相应研发设备购置，用于开发阶段的
设计验证、样片测试、可靠性筛选等。设备购置费由购置数量乘以购置单价测算得出，
其中设备购置单价根据公司历史采购价格及近期市场询价情况，并结合市场波动和实
际情况进行预估；购置数量主要根据公司研发经验、人员配置、研发目的以及项目后
续需求等并结合募投项目实际需要确定。本次募投项目设备购置具体情况如下：
单位：万元
募投项目 序号 设备名称 数量 金额
开发设备
先进工艺
平台超大
规模 FPGA 测试设备
芯片研发
项目
开发设备
平面工艺
平台 FPGA 4 网络安全设备/软件 1 67.80
& FPSoC
测试设备
芯片升级
和产业化 1 测试机台 9 4,090.60
项目
公司本次募投项目与公司首次公开发行股票的募投项目在资产投资、产品开发费
等主要投入占比相近。具体情况如下：
单位：万元
本次募投项目投入情况 首次公开发行股票募投项目投入情况
序号 项目 投资金额 占比 序号 项目 投资金额 占比
本次募投项目投入情况 首次公开发行股票募投项目投入情况
合计 132,328.56 100.00% 合计 68,000.00 100.00%
注 1：合计数与各部分数直接相加之和在尾数存在的差异系由四舍五入造成。
注 2：前次募投项目投入情况只包含“新一代现场可编程阵列芯片研发及产业化项目”和“现场可
编程系统级芯片研发项目”两个项目的投入，不包含“发展与科技储备资金”项目，各项目的投资
金额为内部投资结构调整之后的投资金额。
本次募投项目与公司首次公开发行股票募投项目各部分的投入占比较为相近，但
投资规模高于前募项目，主要原因为本次募投项目聚焦超大规模 FPGA 芯片研发以及
公司现有 FPGA、FPSoC 系列芯片的升级优化，较前募项目的研发任务量更大，研发
技术要求、研发难度及复杂程度也更高。本次募投项目与首次公开发行股票募投项目
在部分明细支出占比上存在小幅差异，具体如下：
在资产投资方面，本次募投项目设备购置金额和比例较前募项目明显增加，主要
原因为：（1）本次募投项目研发产品性能增强，需要新增购置的设备数量较前次募投
项目有所增加，设备规格和单价也有所提升；（2）本次募投项目拟购置更高性能的测
试平台以增加测试并行度，提升测试质量，降低单位芯片测试成本。
在产品开发费方面，本次募投项目人员工资支出占比低于前募项目，但投入金额
显著高于前募项目，主要原因为本次募投项目研发难度更高，需要调用的公司研发人
员数量更多，同时研发人员的平均薪酬水平也较前募项目有所上升。本次募投项目产
品试制费占比高于前募项目，主要原因为本次募投项目拟开发超大规模 FPGA 芯片并
进行现有 FPGA 和 FPSoC 系列芯片的升级优化，产品制程和性能均较前募项目显著提
升，对于产品试制和验证要求较高，产品试制成本相应提升。
在铺底流动资金方面，本次募投项目中“平面工艺平台 FPGA & FPSoC 芯片升级
和产业化项目”系对公司现有 FPGA、FPSoC 系列芯片进行升级优化，可依托公司现
有资源进行产业化落地，运营期所需流动资金相对较少，因此本次募投项目铺底流动
资金占比相对较低。
（1）先进工艺平台超大规模 FPGA 芯片研发项目
该募投项目与可比公司寒武纪 2025 年度向特定对象发行 A 股股票募投项目“面向
大模型的芯片平台项目”具有一定的可比性，两个项目各类投入情况对比如下：
单位：万元
先进工艺平台超大规模 FPGA 芯片研发项目 面向大模型的芯片平台项目
序号 项目 投资金额 占比 序号 项目 投资金额 占比
合计 73,522.90 100.00% 合计 290,000.00 100.00%
注：合计数与各部分数直接相加之和在尾数存在的差异系由四舍五入造成。
如上表所示，公司“先进工艺平台超大规模 FPGA 芯片研发项目”与寒武纪同类
项目各项支出占比整体较为相似，在部分支出占比上存在小幅差异。其中，公司本次
募投项目设备支出占比高于可比公司同类项目，主要原因为募投项目的研发产品性能
增强，对开发设备与测试设备的要求有所提高，导致新增设备购置需求较多，而可比
公司同类项目可充分复用公司已购置的硬件设备，新增设备购置需求较少；公司本次
募投项目研发人员工资占比低于可比公司同类项目，主要原因为可比公司对应项目的
研发投入规模大于公司募投项目，调用的研发人员数量高于公司募投项目且研发人员
的平均薪酬水平也较高；公司本次募投项目产品试制费用占比高于可比公司同类项目，
主要原因为公司募投项目研发产品与可比公司存在差异，拟研发芯片的制程、流片工
艺、封装方式以及测试验证的材料用量和测试的复杂性均会对项目产品试制费用产生
影响，不同芯片设计公司在进行产品研发过程中，会根据自身的研发经验和项目的实
际需求确定流片与封装测试的具体金额，存在一定差异。
（2）平面工艺平台 FPGA & FPSoC 芯片升级和产业化项目
该募投项目与可比公司复旦微电向不特定对象发行 A 股可转换公司债券募投项目
“新工艺平台存储器开发及产业化项目”具有一定的可比性，两个项目各类投入情况
对比如下：
单位：万元
平面工艺平台 FPGA & FPSoC 芯片
新工艺平台存储器开发及产业化项目
升级和产业化项目
序号 项目 投资金额 占比 序号 项目 投资金额 占比
合计 58,805.66 100.00% 合计 44,380.00 100.00%
注：合计数与各部分数直接相加之和在尾数存在的差异系由四舍五入造成。
如上表所示，公司“平面工艺平台 FPGA & FPSoC 芯片升级和产业化项目”与复
旦微电同类项目各项支出占比整体较为相似，在部分支出占比上存在小幅差异。其中，
公司本次募投项目设备支出占比高于可比公司同类项目，主要原因为募投项目对拟购
置更高性能的测试平台以增加测试并行度，提升测试质量，降低单位芯片测试成本，
新增设备购置需求较多；公司本次募投项目产品试制费用占比低于可比公司同类项目，
主要原因为公司募投项目研发产品与可比公司存在差异，拟研发芯片的制程、流片工
艺、封装方式以及测试验证的材料用量和测试的复杂性均会对项目产品试制费用产生
影响，不同芯片设计公司在进行产品研发过程中，会根据自身的研发经验和项目的实
际需求确定流片与封装测试的具体金额，存在一定差异。
综上所述，公司对本次募投项目新增研发支出均进行了严谨的测算，与公司现有
项目及可比公司同类项目整体投入比例相似，本次募投项目新增研发支出测算具备谨
慎性、合理性。
（二）本次募投项目新增研发支出对公司未来经营业绩的持续影响，并充分提示
相关风险
公司本次募集项目“先进工艺平台超大规模 FPGA 芯片研发项目”和“平面工艺
平台 FPGA & FPSoC 芯片升级和产业化项目”建设期均为 3 年，“平面工艺平台
FPGA & FPSoC 芯片升级和产业化项目”计算期（含建设期）为 10 年。计算期内，两
募投项目实施新增研发费用对公司经营业绩的主要影响预测如下：
单位：万元
测算 T T+1 T+2 T+3 T+4
平面工艺平台 FPGA &
FPSoC 芯片升级和产业化项目 - 3,650.00 9,807.50 23,937.63 50,537.74
营业收入
两项目研发费用合计 27,123.56 39,434.80 45,869.99 5,158.60 3,263.60
研发费用占比 - 1080.41% 467.70% 21.55% 6.46%
两项目净利润合计 -27,974.30 -38,840.94 -43,189.25 910.25 12,076.04
测算 T+5 T+6 T+7 T+8 T+9
平面工艺平台 FPGA &
FPSoC 芯片升级和产业化项目 66,253.65 78,085.43 76,525.01 68,872.51 61,985.25
营业收入
两项目研发费用合计 2,124.35 1,318.68 359.94 - -
研发费用占比 3.21% 1.69% 0.47% - -
两项目净利润合计 18,896.62 24,085.19 24,332.91 22,027.53 19,638.27
注：研发费用仅考虑使用募集资金投入部分，与拟投入募集资金总额的差异为增值税。
由上表可知，计算期初期（T-T+2）由于营业收入尚未完全体现，研发费用较高，
导致募投项目预计净利润为负值，在项目投入初期，公司需要承担一定的成本压力。
其后随着募投项目推进和客户导入，预计营业收入显著增加，研发费用占营业收入的
比例显著降低，净利润由负转正，并呈现快速增长趋势，公司开始获得投资效益，生
产经营状况得到显著改善。
截至 2025 年末，公司存量在研芯片产业化项目整体研发进度已接近尾声，尚处在
开发阶段中的项目主要系新工艺设计平台、高效率芯片升级等的基础技术研究，2026
至 2028 年，上述在研项目均逐步退出主力研发序列。本次募投项目是公司未来三年主
要研发方向，本次募投项目实施后所产生的新增研发费用为公司未来主要的研发投入。
单位：万元
研发费用投入预算 2026 年度 2027 年度 2028 年度
募投项目合计 18,195.56 34,471.16 42,014.12
其他立项及拟立项非募投研发项目 7,500.00 7,800.00 1,500.00
合计 37,620.56 42,471.16 43,514.12
募投项目新增研发费用占比 48.37% 81.16% 96.55%
注：公司先进工艺平台超大规模 FPGA 芯片研发项目拟于 2026 年 6 月启动，平面工艺平台项目已
于 2026 年 2 月启动，上表中各年度募投项目研发费用为粗略认为募投项目建设期 T、T+1、T+2 内
月均研发费用相等，按每年度对应建设期费用总金额及投入月份进行测算。
如上表所示，随着募投项目的开展，募投项目研发投入占比逐年稳步提升，未来
三年绝大多数研发预算围绕募投项目开展。同时，2026 年至 2028 年公司整体研发费
用复合增长率为 7.55%，平均研发费用为 41,201.95 万元，与公司报告期内年平均研发
费用 36,420.29 万元相比增长 13.13%，未来三年整体研发投入较为合理。
公司募投项目的实施将进一步提升公司的技术实力、丰富公司产品矩阵、巩固公
司竞争优势，有利于公司可持续发展。伴随下游需求复苏，公司营业收入连续四个季
度实现环比增长，2026 年第一季度营业收入同比上升 77.46%，归属于上市公司股东的
净利润亏损同比收窄 32.43%，公司现有业务经营情况稳中向好。
综上，募投项目建设期研发投入较高，营业收入尚未完全体现，导致募投项目预
计净利润为负值，公司需要承担一定的成本压力，其后随着募投项目推进和客户导入，
预计营业收入显著增加，研发费用占营业收入的比例显著降低，净利润由负转正，并
呈现快速增长趋势，公司开始获得投资效益，生产经营状况得到显著改善。基于公司
的研发投入规划及现有业务的发展情况，预计本次募投项目的实施不会对公司持续经
营能力产生重大负面影响。
发行人已于《募集说明书》“重大事项提示”之“二、特别风险提示”和“第六
章 与本次发行相关的风险因素”就本次募投项目的实施对公司未来经营业绩的持续影
响相关风险补充披露如下：
“（六）/（五）募投项目新增研发费用的风险
公司本次募集项目的实施将新增研发人员薪酬、资产折旧摊销费用、产品试制费
等研发开支，将对发行人经营业绩构成一定影响。在本次募投项目建设期（T 至
T+2），预计新增研发费用分别为 27,123.56 万元、39,434.80 万元及 45,869.99 万元，
由于营业收入尚未完全体现，研发费用较高，导致募投项目预计净利润为负值，公司
需要承担一定的成本压力。建设期结束后（T+3 及其之后），随着募投项目推进和客
户导入，预计营业收入增加，研发费用占营业收入的比例降低，募投项目净利润由负
转正，公司开始获得投资效益，生产经营状况得到改善。由于募投项目的建设需要一
定的周期，若本次募投项目建设过程中公司经营环境发生重大不利变化或者募投项目
经济效益不及预期，则新增研发费用可能对公司未来经营业绩产生不利影响。”
三、结合公司部分产品换货的原因、后续处理和实际销售情况以及是否存在亏损
合同的情形，说明公司存货跌价准备计提的充分性，并进一步提示相关风险
（一）公司部分产品换货的原因、后续处理
终端客户反馈相关型号产品不良率偏高，经过公司自查后，发现系供应商相关型号部
分生产批次产品的生产工艺存在偏差，导致相关生产批次产品失效率偏高。为规避潜
在质量风险以及维护客户关系，经与客户协商后，公司主动召回已销售给客户且尚未
使用的相关型号全部产品（不区分是否属于问题批次），并向客户重新发出同一型号
的全新合格产品，换回产品和重新发出的产品型号、数量均一致。截至 2025 年末，针
对上述换货事件，公司已完成全部换回及重新发出工作。具体而言，客户 2024 年换回
相关型号产品 19.08 万颗、2025 年换回 10.53 万颗，合计换回 29.62 万颗。具体如下：
单位：万颗
项目 2025 年换回产品数量 2024 年换回产品数量
上述换货事件涉及产品 10.53 19.08
召回的产品换回后，公司针对生产工艺偏差增加检测拦截，对换回产品进行复测，
复测由测试厂进行，通过复测的换回产品与正常品的性能、技术指标、使用寿命不存
在差异，再经烘烤、抽真空、重新包装等工序后，重新入库作为正常品对外销售；测
试不良的换回产品报废处理。同时公司的生产供应商针对工艺偏差加强了质量管理，
保证了后续产品的良率稳定性。
对于通过复测的换回产品，由于其此前未被客户使用，且不存在涉及失效的特定
情形，又经烘烤、抽真空、重新包装等工序，其与正常品的性能、技术指标、使用寿
命不存在差异。因此，对通过复测的换回产品，公司按照完成烘烤、抽真空、重新包
装等工序的时点确定产品保质期（shelf time），并以完成烘烤、抽真空、重新包装等
工序再次入库时点计算库龄。公司上述处理方式与行业惯例一致，具体而言，境外可
比公司、国际领先 FPGA 厂商 Lattice（莱迪思半导体）曾于 2010 年发布官方技术规范
文档（Product Bulletin），其中明确指出干燥袋密封日期是判断产品保质期（shelf time）
的唯一可靠指标，同时其每年对所有干燥包装库存（Dry Packed Inventories）进行强制
审查，审查时打开防潮袋，检查是否产品存在受潮迹象，若产品存在受潮迹象，将先
对产品进行引脚可焊性测试，再进行烘烤、重新干燥包装，对于所有重新包装完成的
产品，均在防潮袋上标注新的干燥袋密封日期，并且重新计算 产品保质期（shelf
time）。
针对上述产品换货，当公司收到客户换回产品时，在当期冲减历史确认的主营业
务收入，同时，将换回的产品重新确认为公司存货，并冲减主营业务成本。具体的会
计分录为：
借：主营业务收入
贷：应收账款
借：库存商品
贷：主营业务成本
当公司向客户重新发出替换的全新合格产品时，在当期重新确认主营业务收入，
重新确认的主营业务收入金额与换回产品时冲减的主营业务收入金额一致；同时，以
该批重新出库产品的实际账面成本结转当期主营业务成本。具体的会计分录为：
借：应收账款
贷：主营业务收入
借：主营业务成本
贷：库存商品
报告期内，上述换货事件中，公司各次收到换回产品及重新发出均发生在同一会
计期间内，不存在跨期的情形。公司因换回产品而冲减的主营业务收入金额，与重新
发出全新合格产品所确认的主营业务收入金额完全一致，该事项未对公司报告期各期
的营业收入总额产生任何实质性影响，公司不存在通过换货跨期调节收入的情形。
险，按照公司会计政策，库龄组合下计提存货跌价准备相对不充分，公司综合考虑上
述换货事件涉及产品的市场需求、销售前景、2025 年度存货周转不佳等因素，对
分）单项计提跌价准备，相关型号存货合计账面余额 9,930.02 万元，单项计提存货跌
价准备 5,045.13 万元，占期末相关型号存货账面余额的比例为 50.81%。
（二）换回产品的实际销售情况以及是否存在亏损合同的情形
上述换货事件换回产品数量 29.62 万颗。截至 2026 年 3 月末，换回产品实现二次
销售数量为 0.01 万颗，数量较少，主要原因系相关产品属于中高端通用 FPGA 产品，
逻辑单元规模较大，单价较高，下游潜在客户对其的测试验证周期较长，需依次完成
同类芯片实测对比、验证板测试、可靠性验证及小批量试产等多个环节；同时此类产
品一般仅在下游客户开发、研制新一代产品时才会产生大规模需求。
上述换货事件换回产品均为公司标准化通用产品，未针对任何特定客户进行定制
化开发，具备广泛的市场适用性，可应用于网络通信、工业应用等多个下游领域。公
司正持续积极进行市场导入工作，依托前期积累的客户资源、品牌声誉及销售团队，
积极拓展不同应用领域的潜在客户。截至 2026 年 3 月末，部分换回的产品已获得工业
应用等领域客户的采购意向，其中工业应用领域，公司与相关领域某头部设计企业客
户签订了战略合作协议，公司负责提供具有竞争力的 FPGA 芯片产品、IP、EDA 软件
工具和技术支持配套服务，该客户提供算法开发能力，将完整解决方案形成以 FPGA
芯片为基础的板卡形式提供给终端客户。双方针对上述换货事件相关型号产品展开技
术合作，面向国内头部终端客户提供技术方案，已同时与终端客户开展商务洽谈。根
据保荐机构、申报会计师对某客户的访谈了解，若相关产品后续顺利通过客户验证并
实现销售合同签署，且市场需求、客户订单释放等符合预期，公司预计相关产品有望
于 2026 年下半年逐步实现批量出货；在相关条件均按预期推进的情况下，预计出货量
可能达到约 30 万颗。具体出货节奏及出货规模仍存在不确定性。
上述换货事件未违反公司与相关经销商、终端客户之间签署的销售合同、销售订
单及质量协议，公司无需向相关经销商、终端客户支付任何额外赔偿。公司与相关经
销商、终端客户之间就本次产品召回事件不存在任何争议、纠纷、诉讼或仲裁，本次
产品召回事件不影响公司与相关经销商、终端客户之间业务的稳定性，截至本回复出
具日，公司与相关经销商、终端客户均保持正常业务往来。
根据《企业会计准则第 13 号——或有事项》的相关规定，亏损合同是指履行合同
义务不可避免会发生的成本超过预期经济利益的合同；待执行合同变为亏损合同且相
关义务满足预计负债确认条件时，应当确认为预计负债。针对上述换货事件涉及型号
全部存货（包括换货退回的部分及未销售的在库部分），报告期末不存在不可避免会
发生的成本高于预期可取得的经济利益的情形，因此不存在亏损合同。
综上，公司针对本次换货事件不存在潜在赔偿义务，亦不存在亏损合同，因此无
需计提相关的预计负债。同时，公司已按照存货跌价准备计提政策和会计准则，对上
述换货事件涉及的存货进行了减值测试并足额计提了存货跌价准备。
（三）说明公司存货跌价准备计提的充分性
末上述换货事件涉及型号全部存货（包括换货退回的部分及未销售的在库部分）的比
例为 50.81%，具有充分性，不存在通过存货跌价准备调节利润的情形，主要体现在：
测算方法严谨、合理
依据公司存货跌价准备计提政策，公司对上述换货事件涉及型号全部存货的期末
可变现净值进行了两层测算，具体方法如下：
（1）第一层：按照库龄和估计售价测算上述存货期末可变现净值，并进行交叉
复核
根据《企业会计准则第 1 号——存货》的相关规定，资产负债表日，存货应当按
照成本与可变现净值孰低计量。在确定可变现净值时，公司以日常活动中的估计售价
为基础，扣除估计的销售费用和相关税费后的金额予以确定。其中，为执行销售合同
而持有的存货，其可变现净值以合同价格为基础计算；若持有存货的数量多于销售合
同订购数量，超出部分的可变现净值则以一般市场销售价格为基础计算。当可变现净
值低于账面成本时，公司按差额计提存货跌价准备。
同时，公司在测算可变现净值时，不仅考量常规的市场售价因素，还充分结合了
存货库龄及历史实际流转情况，并参考同行业可比公司情况，制定了更为审慎的存货
跌价准备计提政策：对于库龄在 1 年以内的产成品，一般不计提存货跌价准备；对于
库龄在 1-2 年的产成品，若当期存在实际销售出库记录，表明其滞销风险较小，公司
不计提存货跌价准备；若当期未发生销售出库，则认为其存在减值迹象，计提 50%存
货跌价准备；对于库龄超过 2 年的产成品，计提 100%存货跌价准备。
在具体的会计处理中，公司将上述两种测算方式得到的结果进行交叉验证，即分
别计算基于“估计售价减去相关税、费”得出的期末可变现净值，以及基于“库龄”
推算出的期末可变现净值。最终，公司按照两者孰低的原则确定该批产成品的期末可
变现净值，以确保存货跌价准备计提的充分性及合理性。
（2）第二层：针对特殊情形，依据销售预期测算上述换货事件涉及型号全部存
货期末可变现净值
鉴于上述换货事件涉及型号产品因曾发生大额换货而可能存在除库龄因素以外的
其他风险，按照公司会计政策，库龄组合下计提存货跌价准备相对不充分，公司综合
考虑其市场需求、销售前景、2025 年度存货周转不佳等因素，依照期后销售预期对相
关存货重新计算其期末可变现净值。
鉴于第二层测算的期末可变现净值结果低于第一层，公司按照两者孰低的原则，
将依照期后销售预期对相关存货重新计算的结果作为其期末可变现净值，并对上述换
货事件涉及型号全部存货（包括换货退回的部分及未销售的在库部分）单项计提存货
跌价准备。
理
（1）本次单项计提存货跌价准备计提时点准确
公司于 2025 年末进行单项计提存货跌价准备，未于 2024 年进行单项计提，主要
原因系公司综合考虑市场需求、销售前景等因素，依据 2024 年相关型号产品的销售情
况（发生本次换货事件前共销售 6.30 万颗）以及 2025 年的潜在换货需求评估，认为
相关型号产品与其他存货无显著差异，因此使用第一层测算方式测算期末可变现净值
计提存货跌价准备。2025 年，根据公司与客户的商业沟通，最终未使用前期换回并复
测后的相关产品进行换货，2025 年末，经公司评估，相关型号产品的市场需求、销售
前景、当年度存货周转不佳，因此进一步采用第二层测算方式测算期末可变现净值，
且第二层测算结果低于基于第一层测算所得期末可变现净值，进而单项计提存货跌价
准备。
（2）本次单项计提存货跌价准备计提范围充分
本次单项计提存货跌价准备的范围系上述换货事件涉及型号全部存货（包括换货
退回的部分及未销售的在库部分），合计账面余额 9,930.02 万元，账面数量 38.88 万
颗，其中换回产品数量 29.62 万颗。
公司考虑通过复测的换回产品与正常品的性能、技术指标、使用寿命不存在差异，
因此其与正常品的市场需求、销售前景亦不存在差异，因此未仅针对换回产品单项计
提存货跌价准备，而是对涉及型号全部存货（包括换货退回的部分及未销售的在库部
分）单项计提存货跌价准备。
（3）本次单项计提存货跌价准备计提比例合理
本次单项计提存货跌价准备 5,045.13 万元，计提比例为 50.81%。具体计算方法为：
考虑到 2025 年，对于存在客户采购意向的相关型号存货单项计提 50%存货跌价准备，
对于暂未获取客户采购意向的相关型号存货单项计提 100%存货跌价准备。其中，对存
在客户采购意向的相关型号存货单项计提 50%存货跌价准备的原因系：根据保荐机构、
申报会计师对某工业应用头部设计企业客户的访谈了解，若相关型号产品通过客户验
证、正式签订销售合同且销售情况达到预期，预计 2026 年下半年可形成规模出货，出
货量约 30 万颗，结合 2025 年末上述换货事件涉及型号全部存货账面数量为 38.88 万颗，
守预计 2026 年出货量占 2025 年末库存数量覆盖比例可达 50%，因此对存在客户采购
意向的相关型号存货单项计提 50%存货跌价准备。
基于上述方法，根据存货可变现净值与账面成本孰低原则，公司对单项计提 50%
存货跌价准备的存货计提 4,884.89 万元，单项计提 100%存货跌价准备的存货计提
根据公司存货跌价准备计提政策，若按照第一层库龄组合法测算其期末可变现净
值，上述换货事件涉及型号全部存货需计提存货跌价准备 2,586.26 万元，计提比例
单位：万元
项目 1 年以内 1-2 年 2 年以上
账面余额 跌价准备 账面余额 跌价准备 账面余额 跌价准备
上述换货事件涉及
型号
而公司本次单项计提存货跌价准备金额为 5,045.13 万元，计提比例为 50.81%，按
照库龄分布情况具体如下：
单位：万元
项目 1 年以内 1-2 年 2 年以上
账面余额 跌价准备 账面余额 跌价准备 账面余额 跌价准备
上述换货事件涉及
型号
对比可知，单项计提存货跌价准备金额高于库龄组合下计提金额，计提金额充分。
阔
公司上述换货事件涉及换回的 PHOENIX 系列型号产品为标准化通用产品，未针
对任何特定客户进行定制化开发，具备广泛的市场适用性，可应用于网络通信、工业
应用等多个下游领域。该类 FPGA 芯片通常在性能、带宽及成本之间实现较好的平衡，
因此具备网络通信、数据中心及智能计算、工业控制等领域的广泛应用需求，伴随下
游通信行业景气度上行、人工智能应用逐步拓展，此类 FPGA 产品库存消化具有较强
的市场环境基础。同时，该型号产品采用 28nm 制程工艺，对标国际龙头 FPGA 公司
Xilinx（赛灵思）的第 7 代（7 Series）FPGA 系列。Xilinx（赛灵思）第 7 代 FPGA 于
时间充分验证了价值的产品，在国内具有最广泛的客户群体。根据智研咨询报告，
最大的细分市场。
截至 2026 年 3 月末，经过公司持续积极的市场导入，部分换回的产品已获得下游
领域客户的采购意向，相关合作事宜正在有序推进中，若产品通过客户验证并正式签
订销售合同，预计 2026 年度可形成规模出货。公司将持续跟踪换回产品二次销售进展，
若换回产品出现销售情况不及预期等情形导致可变现净值出现进一步下降，则公司存
货存在进一步计提存货跌价准备。
首先，报告期内，公司各期期末库龄 2 年以上产成品可实现稳定的期后销售，具
体如下：
单位：万颗
年度 2 年以上产成品数量 期后销售数量 期后销售比例
注：2023 年末及 2024 年末期后销售数量统计至期后 1 年，2025 年末期后销售数量统计至 2026 年
其次，报告期内，各期期末库龄 2 年以上产成品销售毛利率处于正常水平。首先，
基于公司存货跌价准备计提政策，公司对各期期末库龄 2 年以上产成品全额计提存货
跌价准备，因此该类产成品期后销售时结转的存货账面价值为零，对应销售毛利率均
为 100%。若剔除存货跌价准备转销对毛利率的影响，报告期各期，期末库龄 2 年以上
产成品的销售毛利率分别为 30.39%、23.84%和 16.52%。
（四）公司已进一步提示相关风险
发行人已于《募集说明书》“重大事项提示”之“二、特别风险提示”和“第六
章 与本次发行相关的风险因素”就相关风险披露如下：
“（九）/（五）大额换货导致单项计提存货跌价准备风险
发生换货。2025 年末，针对上述换货事件涉及型号产品的全部账面存货（包括换货退
回的部分及未销售的在库部分），公司单项计提存货跌价准备 5,045.13 万元，占期
末相关型号存货账面余额的比例为 50.81%。换回产品均为通用产品，通过复测后与正
常产品不存在差异。但若换回产品出现销售情况不及预期等情形导致可变现净值出现
进一步下降，则公司存货存在进一步计提存货跌价准备的风险。”
四、请保荐机构、申报会计师发表核查意见
（一）核查程序
针对上述问题，保荐机构执行了如下核查程序：
人研发费用金额及占比较高的原因；
明细表，分析报告期发行人研发成果转化收入、毛利情况；
发展历程；
费用金额及比率变动情况与同行业可比公司相比是否存在重大差异；
周期特点；
的可行性研究报告，查阅可比公司同类项目的信息披露文件，了解本次募投项目的投
资测算情况、与公司现有项目及可比公司同类项目比较情况、新增研发投入及预期收
入情况、公司未来三年非募投项目的研发投入预算，分析本次募投项目新增研发支出
测算的谨慎性和合理性、新增研发支出对公司未来经营业绩的持续影响；
员，了解退换货的背景及原因、会计处理方式、实际销售和亏损合同情况等；
的合作进展和相关产品的潜在销量；
行检查；
存货库龄清单，对以库龄组合为基础计提存货跌价准备的存货，评估发行人对库龄组
合的划分及各库龄组合的存货跌价准备计提比例，复核各存货库龄等关键信息；
在确定存货可变现净值时做出的判断是否合理；
期后销售情况；
的规定。
（二）核查结论
经核查，保荐机构认为：
业，需要持续高额研发投入；公司仍需持续进行研发投入，追赶国际先进水平；公司
通过持续研发投入实施重点研发项目，取得多项阶段性进展。公司研发费用占比较高
的原因主要系 FPGA 行业研发投入与当期营业收入存在时间错配，公司当前仍处于成
长期，研发投入的业绩贡献暂未充分释放；报告期内，受行业整体市场规模下滑和终
端客户需求波动影响，公司营收规模出现阶段性下降，导致虽然公司整体研发费用小
幅下降，但研发费用率提升。公司主要研发项目均按照预期形成研发成果，研发成果
转化收入、毛利占比较低主要系 FPGA 产品研发周期、客户导入周期一般较长且公司
部分研发项目为前瞻性较强的技术储备项目所致，具有合理性。报告期内公司的研发
费用率水平和变化趋势与同行业可比公司存在一定差异，具有合理性；
入较高，营业收入尚未完全体现，导致募投项目预计净利润为负值，公司需要承担一
定的成本压力，其后随着募投项目推进和客户导入，预计营业收入显著增加，研发费
用占营业收入的比例显著降低，净利润由负转正，并呈现快速增长趋势，公司开始获
得投资效益，生产经营状况得到显著改善；基于公司的研发投入规划及现有业务的发
展情况，预计本次募投项目的实施不会对公司持续经营能力产生重大负面影响；公司
已就本次募投项目的实施对公司未来经营业绩的持续影响进行充分风险提示；
列型号产品出现换货；产品换回后，公司进行复测，通过测试的产品与正常品性能、
技术指标、使用寿命不存在差异，并按照行业惯例确定产品保质期（shelf time）和计
算库龄；公司对 2025 年期末上述换货事件涉及型号全部存货（包括换货退回的部分及
未销售的在库部分）单项计提跌价准备，相关型号存货合计账面余额 9,930.02 万元，
单项计提存货跌价准备 5,045.13 万元，占期末相关型号存货账面余额的比例为 50.81%。
换回产品的实现二次销售数量较小，主要原因系相关产品属于中高端通用 FPGA 产品，
逻辑单元规模较大，单价较高，下游潜在客户对其的验证及导入周期较长所致。公司
针对本次换货事件不存在潜在赔偿义务，亦不存在亏损合同，因此无需计提相关的预
计负债。同时，公司已按照存货跌价准备计提政策和会计准则，对上述换货事件涉及
的存货进行了减值测试并足额计提了存货跌价准备。2025 年末，公司单项计提存货跌
价准备 5,045.13 万元，测算方法严谨、合理，计提时点准确，计提范围充分，计提比
例合理，单项计提存货跌价准备金额高于库龄组合下计提金额，计提金额充分，且上
述换货事件涉及型号产品系通用 FPGA 产品，应用场景广阔，客户群体广阔，同时考
虑公司报告期各期期末库龄 2 年以上产成品期后销售情况正常，因此公司存货跌价准
备计提具有充分性，不存在通过存货跌价准备调节利润的情形，符合企业会计准则相
关规定。
附：保荐机构关于发行人回复的总体意见
对本回复材料中的公司回复，本机构均已进行核查，确认并保证其真实、完整、
准确。
（此页无正文，为《关于上海安路信息科技股份有限公司向特定对象发行股票申请文
件的审核中心意见落实函的回复》之盖章页）
上海安路信息科技股份有限公司
年 月 日
发行人董事长声明
本人已认真阅读《关于上海安路信息科技股份有限公司向特定对象发行股票申请
文件的审核中心意见落实函的回复》的全部内容，本人承诺本问询回复不存在虚假记
载、误导性陈述或重大遗漏，并对上述文件的真实性、准确性、完整性、及时性承担
相应法律责任。
发行人董事长签名：___________________
谢文录
上海安路信息科技股份有限公司
年 月 日
（此页无正文，为中国国际金融股份有限公司《关于上海安路信息科技股份有
限公司向特定对象发行股票申请文件的审核中心意见落实函的回复》之签章页）
保荐代表人： ___________________ __________________
姚 迅 倪张汀
中国国际金融股份有限公司
年 月 日
保荐人法定代表人声明
本人已认真阅读《关于上海安路信息科技股份有限公司向特定对象发行股票
申请文件的审核中心意见落实函的回复》的全部内容，了解本反馈回复涉及问题
的核查过程、本公司的内核和风险控制流程，确认本公司按照勤勉尽责原则履行
核查程序，本反馈回复不存在虚假记载、误导性陈述或重大遗漏，并对上述文件
的真实性、准确性、完整性、及时性承担相应法律责任。
法定代表人：___________________
陈 亮
中国国际金融股份有限公司
年 月 日
