硅芯科技：以EDA+打造先进封装时代的产业桥梁

11月20日，成都中国西部国际博览城人头攒动。在2025集成电路发展论坛（成渝）暨三十一届集成电路设计业展览会（ICCAD-Expo 2025）现场，硅芯科技的展台前聚集了不少业内人士，这家专注于2.5D/3D堆叠芯片EDA的公司，正在展示着一套3Sheng Integration的自研平台。

据了解，这套平台实现了三维堆叠芯片的系统级规划、物理实现与分析、可测性与可靠性设计等，集成“系统-测试-综合-仿真-验证”五引擎合一，具有统一数据底座，支持三维异构集成系统的敏捷开发与可定制化的协同设计优化，并在多个功能和性能上具有独创性。

当天下午，硅芯科技创始人赵毅博士还在高峰论坛发表“2.5D/3D EDA+ 新范式重构 先进封装，全流程设计、仿真与验证的协同创新”主题演讲，在演讲结束后，我们在展台与赵博士展开了深入交流。

为什么一开始就瞄准堆叠芯片？

与国内70多家传统EDA公司不同，硅芯科技从创业第一天起就没有选择跟随传统流程，而是直接切入2.5D/3D堆叠芯片EDA这个全新领域。这背后有什么考量？

“硅芯科技的初始团队从2008年就开始在英国做3D IC的EDA研究，”赵毅解释道，“那个时候行业里还没有2.5D、没有Chiplet这些概念，基本上都是从3D IC起家。”

这个早期积累至关重要。更关键的是，当时团队就与比利时IMEC深度合作——这家机构拥有世界上最早的堆叠芯片先进封装工艺产线。“我们一开始就把EDA工具跟先进封装工艺结合在一起，因为做工具基本上逃不开跟工艺的捆绑。”

从2008年的技术积累到现在，硅芯科技虽然作为市场化EDA公司只有几年时间，但在堆叠芯片领域的技术底层积累已经超过十五年。“我们在行业里算是一家比较新的公司，但从我们在3D IC的积累上来讲，已经有十几年的技术底蕴了。”

先进封装面临的两大核心挑战

在展台的大幅展板上，桥梁和协同两个词被特别突出。赵毅指着展板解释：“先进封装只是实现多芯片堆叠的一个制造手段，但整个产业现在面临两大核心挑战。”

第一大挑战：缺乏原生的工具链。

堆叠芯片的EDA工具跟传统单芯片内部的工具完全不一样，无论是布局布线、仿真、验证（LVS/DRC）、测试（DFT）这些传统板块，底层算法都需要全新重构。

更重要的是，堆叠芯片还催生出一个全新的板块——架构设计。涉及到多芯片的集成，如何选择？如何定义每一颗芯粒？必须从多芯片互联的角度去定义它，这就是架构设计，是堆叠芯片系统设计新催生的板块。

第二大挑战：工具链需要与多维度场景深度协同。

跟传统EDA相比，堆叠芯片EDA有个很大的差别点，它跟多种形式的封装工艺要有深度捆绑，传统EDA可能也要跟工艺匹配，但涉及到多芯片的时候，既跨了芯片、跨了工艺，还跨了层级。

赵毅进一步说明：“我们做堆叠的时候，是从芯粒到硅转接板、到基板，有时硅转接板底下还要扣一层基板，再把它打到PCB上面去。这里每个环节都有不同的工艺选择，这个适配性的刚需就更加强烈。”

此外，不同的应用场景对工具的要求也不同。比如逻辑芯片堆叠存储芯片、纯存储单元的堆叠、模拟芯片堆叠数字芯片，或者把硅光、MEMS、生物芯片这些异质芯片加进来，不同场景的混合堆叠对工具底层的需求又不一样。

3Sheng Integration：

五大中心的全新设计范式

针对这些挑战，硅芯科技推出了名为3Sheng（三生）Integration的EDA平台。“三生这个名字，一是因为用晶体管搭集成电路有一生二、二生三、三生万物的感觉，二是我们正好从三维堆叠起家，”赵毅解释道。

这个平台包含五大中心，其中四个是传统板块的技术重构：

布局布线中心算法革新。硅芯在硅转接板里面做多芯片互联时，跟单芯片内部的布线算法有很大不同，硅转接板只有4到6层布线层资源，而多芯片内部现在动不动就有10层以上。更重要的是，硅转接板层与层之间的间距只有一微米左右，如果不谨慎操作，很容易发生跨层串扰。

仿真中心的流程前移。传统仿真流程是设计结束、布线完成后再进行仿真，堆叠芯片涉及这么多芯片的互联，如果还是全部流程结束再仿真，缺陷就更容易暴露，会涉及到很多回调。

为此，硅芯的解决方案是将仿真前移——边布线边仿真。“比如有一个3万个net的互联，如果工程师手动去弄、按照以前设计完再仿真的方法，可能要两三个月，但用我们的工具10天左右就可以迭代一个流程。”赵毅说道。

Multi-die测试容错中心。“关于测试容错，我们一定要强调Multi-die”赵毅如是说道，“因为堆叠芯片的工艺不一样，针对的底层缺陷机制就不一样；底层缺陷不一样，错误模型建模方法也会不一样，测试电路的生成方法跟2D芯片有很大的差别。多芯片堆叠的测试容错一定要适配Multi-die。

多Chiplet验证中心。由于工艺较新，所以在做工艺规则检查的时候，就要针对新工艺去做新的检查引擎。

第五个是全新的架构设计探索中心。“这个板块传统做单芯片的时候基本上是没有的，”赵毅强调，“假设我们原生有一颗比较大的芯片，现在想把它拆成堆叠芯片来做，那你到底怎么拆分？怎么组合？这就需要进行探索和规划。通过早期的规划预分析，来实现堆叠的架构，在此基础上再做布局布线、互联”

“整个架构设计板块都是针对多芯片来设计的，以前没有这个需求，所以也没有这个板块的工具，”他总结道。

技术代差极小，

产业化迭代是关键优势

面对国际EDA三巨头3D IC领域的早期布局，硅芯科技的竞争优势在哪里？

赵毅坦言，世界三巨头基本上是从2010年左右才开始研究做堆叠芯片EDA，所以从技术底层来讲，硅芯没有长时间的代差。但光做得早还不够，如果没有经过产业化的迭代，没有先进设计公司用过，没有跟先进封装厂的工艺匹配过，都只能称之为闭门造车。

他表示，硅芯第二个优势就是产业化机会。“国内的先进封装现在是一个绝对的趋势，各类芯片可能都想转成堆叠进行升级，再加上制程卡脖子的问题，所以无论是先进封装工艺厂还是芯片设计公司，都给了很多机会让我们快速迭代。”

据了解，目前，硅芯科技已经与国内80%的先进封装产线建立合作，并落地了硅光、CPU、异构AI芯片等首批案例。

EDA+：桥梁、协同与新范式

在交流的最后，赵毅强调了三个关键词。

“第一个关键词是2.5D/3D先进封装，说明我们应对的方向是先进封装堆叠这一块。第二个关键词是EDA+，”他解释道，“这个+是什么呢？在先进封装的产业闭环当中，EDA一定要作为桥梁，深度匹配工艺、协同工艺和协同堆叠芯片的设计应用场景，所以这个“加”就是加工艺和加场景。”

第三个关键词是新范式，赵毅强调，跟传统的设计方法学完全不一样，硅芯是在整个先进封装的产业生态当中，提出了一套新的设计范式方法论。

这套新范式的核心，正是硅芯科技在展台上反复强调的桥梁和协同——以EDA工具为桥梁，连接设计端与制造端，协同工艺与场景，构建“设计-EDA⁺-制造”的产业闭环。

在摩尔定律放缓、先进制程受限的当下，先进封装已成为全球半导体产业的共识。而硅芯科技所探索的EDA⁺路径，或许正是中国EDA产业在这次换代浪潮中实现突破的一个可行方向。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4249期内容，欢迎关注。

加星标第一时间看推送，小号防走丢

求推荐