CPO为何成为产业“香饽饽”？

AI训练集群和超大规模数据中心的快速扩张，正让全球算力基础设施面临前所未有的互连压力。过去数年间，数据中心的整体带宽提升了80倍；交换芯片功耗增加8倍；光模块部署量增长26倍；SerDes接口数量更是扩张了25倍。与此同时，互连速率也从25G/100G 迅速演进至400G/800G，并预计将在2027年突破至3.2T。

在这一趋势下，传统的可插拔光模块因功耗高、带宽受限，已难以支撑未来大规模算力集群的互连需求。作为解决之道，光电共封（CPO）正快速崛起，并成为产业关注的焦点。

什么是CPO？

CPO的全称是Co-Packaged Optics，中文名为光电合封或共封装光学。它是一种新型的光电子集成技术，通过 2.5D/3D 先进封装技术，将交换芯片与光学引擎共同集成在同一个基板上。这种技术的主要目标和优势在于：能够使光信号和电信号在芯片内部直接转换，大幅减小封装尺寸，提高数据转换效率。为实现高带宽、低延迟的光电互连提供了新的解决方案。

CPO的兴起并非偶然，而是数据中心和高性能计算系统在带宽与能耗上遇到瓶颈后的必然选择。

传统数字MAC（乘加运算）的延迟会随着矩阵规模的增大而增加。当矩阵规模达到250×250时，延迟会高达数百纳秒。而基于模拟光计算MAC，延迟仅受光程长度限制，即使在250×250的大矩阵规模下，延迟也仅为2纳秒。

除了延迟，在带宽、功耗和面积等性能指标上，光计算比电计算有数量级的提升。例如，在同样面积下，光的延迟比电小1000倍，带宽是电的10倍，功耗则低100倍。这使其非常适用于高吞吐量、低延迟的应用，例如人工智能（AI）和高性能计算。

CPO的五大技术发展路线

CPO通过在同一高速主板上，将交换ASIC芯片与硅光引擎（光学器件）协同封装，大幅缩短电-光互连路径。在形态上，CPO技术正逐步替代传统方案。

光电互联技术将经历从可插拔→板卡级→片间→芯片级→片上的技术路线，每一步都在缩短电-光互连距离、提升带宽密度、降低能耗。

1.机箱级（Pluggable Optics，可插拔光模块）

当前数据中心和通信设备广泛采用的可插拔光模块（Pluggable Optics），以独立模块形式插入机箱，具备成熟度高、标准化接口（QSFP-DD、OSFP）、灵活部署、易于维护和更换。等优势。但其电气互连路径较长，能耗和带宽受限。

2.板卡级（On-Board Optics, OBO）

早在2015年，行业开始研发On-Board Optics (OBO，板卡级)，主要是为了超大规模数据中心、高性能计算（HPC）的应用需求。相比可插拔模块，这样的方式能降低板间互连损耗，提高信号完整性。但标准化不足，维护难度高，产业化进展缓慢等是其不足之处。

3.片间级（2.5D Near-Packaged Optics, NPO）

2020年，Near-Packaged Optics (NPO，片间光学）开始被研发，主要是针对超大规模 AI 训练集群、交换机/路由器背板互连等典型应用。由于这样的方式能够使光引擎靠近交换芯片，显著降低电-光互连长度和功耗。但仍存在片上电气互连瓶颈，封装与散热复杂度提升的局限。

4.芯片级（2.5D Co-Packaged Optics, CPO）

Co-Packaged Optics (CPO，2.5D芯片级光电合封）于2022年开始逐渐被提上日程，例如台积电的CoWoS，其单通道速率提升至106G/lane、总带宽可达51.2T、延迟降至纳秒级、能效显著提升（更低的pJ/bit）。典型应用包括云数据中心核心交换机（如51.2T以太网交换机）、AI/HPC训练集群（需要TB/s级别的互连带宽）、低延迟金融交易系统等。但是这一技术的门槛高，光学引擎与ASIC耦合紧密，维修与迭代难度大。

5.片上级（3D Co-Packaged Optics）

预计到2030年，行业将开始攻克3D CPO，光学引擎与交换芯片通过3D堆叠（混合键合、TSMC COUPE、ASE VIPack等先进工艺）实现片上级集成。总带宽突破100T（102.4T），单通道速率212G/lane，支撑未来AI大模型百亿/万亿参数的超高速互连。不过可想而知，其制造工艺、光学对准、散热与成本挑战巨大，生态与标准化尚需数十年培育。

国外主流CPO技术供应商格局

在CPO技术的产业化过程中，国际领先企业已纷纷布局，并形成了不同的技术路径与产业链协作模式。从整体上看，可以分为全产业链模式（IDM）与产业链协同模式（Fabless + 制造+封装）两种类型。

1. 英特尔（Intel）——IDM全产业链模式

英特尔凭借IDM（Integrated Device Manufacturer，一体化制造）优势，覆盖从设计、制造到封装的完整链路。其主要聚焦在 OCI（光学计算互连）芯粒技术，并通过与CPU/GPU等计算芯片的共封装，构建高带宽、低功耗的计算-通信一体化架构。

在 OFC 2024 上，英特尔展示了其 Co-Packaged Optics Demo。支持 400Gbps、800Gbps、1.6Tbps光引擎，并结合DWDM激光器与EIC功能芯粒；在单模光纤上传输测试中，展示了 8个波长 × 200GHz间隔的光谱输出，验证了高密度光互连能力；系统测试表明，光学收发模块能够在CPU/OCI封装平台上实现稳定的误码率与高速光信号传输。

其光电集成的方案是采用光子集成电路（PIC）与电集成电路（EIC）协同封装，包含光源、调制、复用、解复用、探测等完整功能模块。通过 TSV（硅通孔）和Chiplet互连技术，与CPU或XPU核心芯片直接互联，缩短电-光路径。

硅光制造依托 Intel/Tower，并由Intel自身完成CPO的集成与封装。该模式的优势在于纵向一体化，能够快速打通研发与量产，但灵活性相对有限。

2. 博通（Broadcom）——准全产业链模式

博通同样以IDM模式为主，但在制造环节部分依赖合作伙伴。其在2025年4月推出的 51.2T TH5-Bailly CPO交换机已进入商用阶段。通过2.5D封装技术，将Bailly光引擎与Tomahawk 5交换芯片集成在同一基板，SerDes链路缩短至毫米级。核心技术是使用单个硅光引擎支持 64×100Gbps = 6.4Tbps带宽，8个光引擎组成总带宽 51.2Tbps。光学互连运行功耗下降 70%，在交换机层面实现 30% 功耗下降。面积效率也实现提升，相比可插拔模块，硅光面积利用率提高8倍。

博通的硅光制造一部分是自己来做，还有一部分依托格芯，CPO集成与封装则与锐捷协作。博通的优势在于其在网络交换芯片领域的绝对市场地位，使其能够率先实现大规模商用落地。

3. 英伟达（NVIDIA）——Fabless模式

英伟达采取Fabless模式，专注于设计与系统定义，制造环节依赖台积电/格芯，而CPO的集成与封装由英伟达自身掌控。2025年3月，英伟达发布了 Quantum-X 与 Spectrum-X 硅光交换机，其光引擎功耗降低30%，旨在解决AI训练集群中的高速互连瓶颈。

4. 美满科技（Marvell）——Fabless模式

Marvell同样采取Fabless模式，依托台积电/格芯进行硅光制造，并与思科/Marvell 合作完成CPO封装。2025年1月，Marvell推出定制化XPU架构，将计算芯片、HBM内存芯片及其他加速单元，有望与Marvell 3D SiPh（硅光子）引擎集成在同一基板，实现算力与互连的协同优化。

在3D硅光引擎方面，实现32条200Gb/s电气与光学I/O的互连能力，与100G相比整体带宽提升2倍，同时每比特功耗下降30%。如果说铜互连机架可支持数十个XPU，那么CPO模块规模可扩展至数百。

可以预见，在未来的CPO产业格局中，IDM和产业链协同模式会形成“双轨并行”的竞争与合作态势。

国内CPO产业雏形已现

在全球CPO产业逐步成熟的背景下，国内企业也在积极布局，CPO相关产品的进展主要取决于解决方案成熟度与产业链协同度。目前国内在上下游产业链的布局初具雏形，涵盖硅光工艺与先进封装、硅光引擎、EIC（电集成电路）、激光器等关键环节。

上游环节，在工艺制造和封装领域，作为全球领先的代工与先进封装服务商，台积电在CPO领域主要依托硅光（SiPh）与先进封装平台，提出了iOIS-CI技术，结合COUPE 2.0（光引擎集成）与 CI平台（光引擎与ASIC集成），为CPO规模化应用提供关键支撑。

长电科技在EIC（电集成电路）领域已有多芯片扇出封装的经验与能力，为CPO电路侧提供支撑；联合微电子聚焦光电领域，布局了180-90nm硅光前道、130nm CMOS硅光工艺、180nm BCD以及2.5D/3D异质异构集成等多个工艺平台，是国内配置较完善的8英寸光电融合特色工艺平台。

在中游环节，CPO的主制造商颇多：仕佳光子和天孚通信布局激光器；中际旭创将CPO相关技术应用于400G/800G乃至1.6T光模块产品；光迅科技在光芯片和子系统层面开展CPO方案探索；华工正源等企业也在相关产品上进行储备与研发。

下游应用包括数据中心、云计算、高性能计算和5G通信等也在蓬勃发展，成为推动国内CPO产业加速的最大动力。

总体来看，中国CPO产业链正处于加速成长阶段，未来若能在标准制定、规模量产与生态协同上取得突破，有望在全球CPO竞争格局中占据一席之地。

结语

CPO之所以成为产业“香饽饽”，在于它从根本上回应了 AI时代带宽、延迟、功耗的三大核心矛盾。随着数据中心和HPC迈向TB/s乃至PB/s级互连需求，CPO已经成为不可或缺的下一代技术路线。

正值技术迭代与产业变革的关键时期，作为半导体行业的重要盛会，第二届湾区半导体产业生态博览会（湾芯展2025）将于10月15日至17日在深圳会展中心（福田）举行。此次展会将汇聚行业领军企业，展示前沿技术创新与产业发展趋势，为CPO等革新技术提供一个高效的展示与交流平台，从而有力地推动光电共封技术的产业化进程。

半导体行业观察&湾芯展

边缘AI赋能硬件未来创新论坛

2025.10.15

深圳会展中心（福田）

9:00-9:50

观众签到入场

9:50-10:00

开幕致辞

深芯盟

执行秘书长 张建

10:00-10:20

面向个人智能体的端侧大模型芯片

深港微电子学院

副院长 余浩教授

10:20-10:40

释放端侧AI潜力，NPU助力开启硬件创新“芯”时代

安谋科技 Arm China

产品总监 鲍敏祺

10:40-11:00

打造智算时代的新质生产力

深圳云天励飞技术股份有限公司

副总裁 罗忆

11:00-11:20

AI赋能，扬帆出海

中国联通

总监 杨程

11:20-11:40

海外云计算与AI应用的made in china情怀

浪潮云

高级战略总监 张晟彬

11:40-12:00

创新 RISC-V 架构——铸建新一代智算未来

阿里巴巴达摩院（杭州）科技有限公司

商务拓展负责任人 李珏

12:00-13:30

午休&抽奖

13:30-13:50

中国电信国际公司大湾区市场洞察

中国电信

信息科技客户部总经理 张黎明

13:50-14:10

AI新时代下的“通推一体”处理器

知合计算技术（上海）有限公司

首席科学家 苏中

14:10-14:30

大模型部署的规模化实践

魔形智能科技（上海）有限公司

创始人 金琛

14:30-14:50

光计算系统重构智算基建新范式

光本位智能科技(上海)有限公司

产品与市场副总裁 姚金鑫

14:50-15:10

联想凌拓半导体行业高效存储解决方案

联想凌拓科技有限公司

半导体部总经理 余晓丹

15:10-15:30

预见未来：大模型+工程智能赋能半导体未来工厂“制造革命”

深圳智现未来工业软件有限公司

副总裁 朱军

15:30-15:50

AI芯片测试技术发展与挑战

工业和信息化部电子第五研究所

副主任 王之哲

15:50-16:20

圆桌&抽奖

**最终议程以现场为主

扫描下方二维码即可报名

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4185期内容，欢迎关注。

加星标第一时间看推送，小号防走丢

求推荐