2nm，不可或缺

公众号记得加星标，第一时间看推送不会错过。

来源 ： 内容编译自rapidus 。

半导体是当今数字社会的基石，它不断发展，以提供更快的速度和更强大的处理能力。这些进步背后的关键驱动力是电路微型化——不断缩小晶体管尺寸，以便在单个芯片上容纳更多晶体管。如今，半导体行业正在迈入2纳米（2nm）时代，这是迄今为止最先进的技术。

在半导体制造中，“工艺节点”一词指的是制造技术的代数，通常以纳米为单位。纳米数越小，表示处理能力越强，能够绘制更窄的电路线。虽然这些数字过去直接反映晶体管的物理栅极长度，但现代结构已将节点名称与实际尺寸分离开来。如今，像 2 纳米这样的节点名称大致反映了代际进步，通常每代都会经历 0.7 倍的微缩趋势。节点微缩对性能、集成度、成本和功率效率有着显著的影响。更小的晶体管缩短了电子的传播距离，加快了开关速度并提升了性能。更高的晶体管密度使每个芯片能够承载更多功能，同时增加每个晶圆的芯片数量可以降低制造成本。此外，减小的栅极尺寸降低了开关所需的电荷，从而降低了功耗——这对于电池供电设备和数据中心的能源效率来说是一个关键因素。

工艺制程的微缩提升了半导体设计的各个方面：性能、功能、成本和功耗。正因如此，世界各地的公司竞相开发更小的工艺节点，遵循摩尔定律，大约每两年就会进步一次。

1965年，后来成为英特尔联合创始人的戈登·摩尔提出了后来被称为摩尔定律的理论，他指出，每18-24个月，集成电路上的元件（例如晶体管）数量就会翻一番。这一预测推动了数十年的快速发展，推动了电子产品性能的提升和成本的降低。然而，随着技术接近20纳米节点，传统的平面晶体管在关断时漏电流和电流流动逐渐增大，成为一个显著的问题。2010年代初推出的鳍式场效应晶体管（FinFET）通过将沟道设计成三面被栅极包围的垂直鳍片，有效地抑制了漏电流，从而克服了这一问题。

与此同时，用于光刻的193nm ArF准分子激光器难以形成10nm以下的图案。这导致了诸如浸没式光刻和多重图案化等过渡技术的发展，最终才采用了极紫外(EUV)光刻技术，这使得7nm及以下的图案化成为可能。展望未来，进一步的微型化不仅将依赖于晶体管的微缩，还将依赖于后摩尔时代的3D集成、新材料、芯片以及新型晶体管架构。

2nm 半导体有望比 7nm 和 5nm 等早期节点带来显著提升。根据 IBM 2021 年关于 2nm 原型芯片的数据，与 7nm 芯片相比，2nm 芯片的性能可提高 45%，功耗可降低 75%。虽然 FinFET 能够扩展到 3nm 时代，但它们也面临着在更小尺寸下漏电增加的局限性。环栅 (GAA) 晶体管应运而生。它们使用纳米片或纳米线作为沟道，完全被栅极包围，进一步改善了控制并抑制了漏电，使晶体管尺寸更小，同时仍能实现更高的性能。IBM 的原型采用三层硅纳米片 GAA 结构，在性能和效率方面均超越了 FinFET。

2nm节点对人工智能和物联网尤为重要。人工智能工作负载需要极高的计算性能和能效，因此能够满足这些需求的半导体至关重要。2nm芯片在提供所需处理能力的同时，还保持了高能效，是人工智能服务器和边缘设备的理想选择。对于拥有数十亿个小型且通常由电池供电的物联网设备而言，2nm技术可以让先进的人工智能在本地运行而不会消耗大量电量。然而，2nm也带来了巨大的挑战。可变性和良率控制变得更加困难，而且EUV光刻系统价格极其昂贵。全球只有少数几家公司能够负担得起这种级别的生产。然而，即使面临这些挑战，2nm仍将成为下一代数字基础设施的基石。

https://www.rapidus.inc/en/tech/te0006/

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4157期内容，欢迎关注。

加星标第一时间看推送，小号防走丢

求推荐