AMD新专利，游戏显卡革命要来了？

公众号记得加星标⭐️，第一时间看推送不会错过。

来源：内容来自wccftech。

AMD 对未来消费级 GPU 领域有着宏大的计划，而且并非普通方案。根据传闻和最新的专利，公司预计很快将采用多芯粒 GPU。

多芯粒模块（MCM）的概念对于图形处理领域来说并不完全陌生，但由于单芯片设计的局限性，整个行业正在逐步倾向于 MCM 架构。AMD 看起来是这一领域经验丰富的公司之一，因为其 Instinct MI200 AI 加速器系列是首个采用 MCM 设计的产品，在一个封装内集成了多个芯粒，例如图形处理核心（GPCs）、HBM 堆叠内存和 I/O 芯片。根据 coreteks 的说法，在 Instinct MI350 系列中，AMD 采取了一种全新的方式，这可能成为基于芯粒的消费级 GPU 的基础。

然而，在游戏 GPU 中采用芯粒设计所面临的最大限制是更高的延迟，因为帧渲染无法容忍远距离的数据跳跃。为了解决这个问题，AMD 必须提出一种尽可能缩短数据与计算之间距离的解决方案。根据视频中披露的一项新专利显示，AMD 可能已经破解了“多芯粒”游戏 GPU 的设计之道。有趣的是，这项专利披露的细节是关于 CPU 的，而非 GPU，但文本和机制都表明，它面向的是图形处理的使用场景。

那么，AMD 究竟将如何在 GPU 中使用多芯粒设计呢？根据专利的说法，其关键技术是一种“带有智能交换器的数据结构电路”，用于连接计算芯粒与内存控制器之间的通信。这基本上就是 AMD 的 Infinity Fabric，但缩小并针对消费级 GPU 进行了优化，因为 AMD 无法使用 HBM 内存芯片。该交换器旨在优化内存访问，首先会比较图形任务的请求是否需要任务迁移或数据复制，其决策延迟在纳秒级别。

现在数据访问问题解决后，该专利提出每个 GCD（图形计算单元）将配备 L1 和 L2 缓存，类似于 AI 加速器的结构。此外，还可以通过交换器访问额外的共享 L3 缓存（或堆叠式 SRAM），该交换器将连接所有的 GCD。这将减少对全局内存的访问，更重要的是，作为芯粒之间的共享暂存区，类似于 AMD 在处理器中使用的 3D V-Cache。专利中还提到堆叠式 DRAM，它本质上是 MCM 设计的基础。

此次多芯粒专利的亮点在于，AMD 已经具备完整的生态系统。公司可以使用台积电的 InFO-RDL 桥接技术，以及在芯片之间使用特定版本的 Infinity Fabric 进行封装。而这种实现之所以更加吸引人，是因为它是 AI 加速器的缩小版。如果你还记得，AMD 计划将其游戏和 AI 架构合并为一个统一架构——UDNA 架构。AMD 还统一了软件生态系统，这样可以摊薄驱动程序和编译器的开发工作。

由于单芯片设计的限制，行业亟需变革，AMD 或许拥有领先竞争对手的最佳机会之一。然而，芯粒设计也存在复杂性，AMD 在 RDNA 3 中就曾经历过因芯粒互连带来的延迟问题。不过，凭借创新的交换器方案，加上额外的共享 L3，AMD 希望能解决延迟问题；但这依然是一次巨大的架构飞跃。作为一名爱好者，我非常期待这项创新能够进入市场，但我们或许需要等到 UDNA 5 才能见分晓。

https://wccftech.com/amd-chiplet-based-gaming-gpus-are-much-closer-than-you-think/

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4092期内容，欢迎关注。

加星标⭐️第一时间看推送，小号防走丢

求推荐