为了1000层闪存，拼了！

如果您希望可以时常见面，欢迎标星收藏哦~

在当前科技浪潮中，3D NAND闪存技术凭借独特的存储单元堆叠设计，不仅显著提升了存储密度与容量，也有效降低了生产成本，成为了存储行业的明星。

近日，由Lam Research、科罗拉多大学博尔德分校和美国能源部普林斯顿等离子体物理实验室（PPPL）的科学家们联手开发的创新蚀刻工艺，使3D NAND蚀刻速度翻倍，精度也得到提高，为实现更密集、更高容量的内存存储奠定了基础，为3D NAND闪存技术的进一步突破带来了新的希望。

3D NAND时代，蚀刻技术成为焦点

众所周知，NAND闪存是一种非易失性存储，这意味着即使断电也能保留数据，适用于U盘、数码相机、手机和计算机等诸多领域。

NAND单元架构于1987年提出，单元（cell）在接触插头（contact plugs）之间串联，以显著减少面积。1988年，NAND将Fowler-Nordheim (FN) 隧道技术用于编程和擦除。与热载波编程相比，这实现了低功耗运行，为大规模并行操作铺平了道路。

此后，NAND闪存技术在2D NAND的基础上成功扩展，直至2015年左右。3D NAND技术于2007年问世，至今已成为主流技术。

2014年推出的3D NAND芯片有24层。上图显示了NAND的扩展趋势，包括从2D NAND到3D NAND的过渡。在3D NAND中，NAND字符串垂直排列，通过堆叠WL层实现扩展，而不是像2D NAND那样缩小单元尺寸。2007-2015年间，3D NAND在工艺流程、单元器件和阵列架构等方面的许多关键技术特征都得到了体现。

随着关键应用从移动端到云端的转变，3D NAND已经成为当前NAND闪存的主流架构。

下图显示了1987-1988年首个NAND技术与2024年最新NAND技术的参数对比。随着大量创新成果的积累，NAND技术的单位比特密度已经提高了100多万倍。

然而，随着市场需求和AI浪潮的来临，所有供应商都希望通过在同一芯片中堆叠更多的层来增加3D NAND的密度，这使得他们在垂直、横向和逻辑上扩展架构方面面临重大挑战。

其中，蚀刻技术也随之迎来新的发展阶段和技术难题。

在传统工艺中，通常采用反应离子蚀刻（RIE）技术，通过将晶片暴露在部分电离的气体中，利用气体中的带电粒子与材料表面发生化学反应，从而刻出孔洞。然而，这种方法存在几个主要问题：

• 蚀刻速度缓慢：传统工艺中，蚀刻速度往往难以满足日益增长的生产需求，影响了整个存储器的生产效率。

• 精度不高：孔的深度、直径以及侧壁平滑度直接决定了存储单元的密度和可靠性，传统方法在这方面存在一定局限，导致制程精度不足。

• 工艺稳定性不足：在多层结构的制造中，任何细微的工艺波动都可能引起存储单元之间的不一致，从而影响闪存性能和寿命。

这些挑战促使研究人员不断探索更高效、更精确的蚀刻技术，以实现更高存储密度和更低的生产成本。

在3D NAND初期，层数相对较低，蚀刻工艺主要是在氧化硅和氮化硅等材料上进行简单的通孔蚀刻，以实现存储单元在垂直方向上的堆叠。随着层数逐渐增加到几十层甚至几百层，蚀刻技术需要解决更高的深宽比问题，以确保蚀刻出的通道能够准确连接各层存储单元。

因为NAND颠覆了摩尔定律，不再依赖对于晶体管的微缩。相反，NAND转向了全新的3D NAND架构，利用垂直堆叠数据单元的设计理念，将大量存储单元以多层方式排列在有限的芯片面积上。正如一座高楼大厦比单层平房能够容纳更多居民一样，3D NAND闪存通过堆叠结构大大提高了存储密度。

从那时起，NAND制造商通过添加越来越多的存储单元层的堆叠来提高NAND的密度和成本结构，NAND闪存制造的焦点也几乎完全从光刻转移到了沉积和蚀刻处理步骤。

同时，通过蚀刻技术可以优化存储单元之间的连接和电路结构，减少信号传输的延迟，从而提高存储芯片的读写速度。精确的蚀刻工艺还有助于优化存储芯片的电路设计，减少不必要的电阻和电容，从而降低存储芯片在工作时的功耗。这对于移动设备等对电池续航有严格要求的应用场景至关重要，能够延长设备的使用时间。

随着AI和大数据时代的到来，对于高密度、高性能的存储需求日益增长。3D NAND技术作为非易失性存储的关键组成部分，正经历着前所未有的快速发展。

3D NAND市场正朝着更高层数的方向发展，目前供应商们正在竞相增加超过300层的字线层数，并预计在本世纪末达到1000层以上。这一目标旨在实现更密集、性能更优且成本效益更高的3D NAND架构，以适应AI时代不断增长的计算能力和DRAM能力的需求。

图源：Counterpoint Research

在此背景和趋势下，3D NAND制造商面临的挑战是继续扩大密度和容量，同时仍以适合市场的成本提供这些产品。3D NAND存储的扩展主要通过堆叠一层又一层的氧化物和氮化物层 (ONON) 并在其中蚀刻孔（存储通道）来实现。

3D NAND沟道通孔（Channel Hole）的制作是3D NAND闪存制造过程中的关键步骤，旨在构建垂直于硅片表面的多层存储单元阵列，实现高度集成化的三维数据存储。

沟道通孔刻蚀采用先进的干法刻蚀技术（如反应离子刻蚀RIE）或其他适合高深宽比结构的刻蚀工艺，通过已图案化的硬掩模，对下面的氧化物和氮化硅交替层进行垂直方向的精确刻蚀，形成贯穿整个堆栈结构的细长孔洞，即沟道通孔。这一过程需要精确控制刻蚀速率、选择性以及侧壁陡直度，以确保通孔的尺寸精度和各层间的对准。

高深宽比（HAR）蚀刻：随着堆叠层数的增加，蚀刻过程中出现的挑战也愈发严峻，比如蚀刻速率随深度增加而减缓、蚀刻轮廓的变化等。这些问题可以通过改进蚀刻技术和化学物质来解决，例如采用低温蚀刻技术，以增强蚀刻速率和表面扩散，同时控制聚合物沉积，避免顶部结构堵塞。

图源：Lam Research, Counterpoint Research

蚀刻速率的提升：为了解决因蚀刻深度增加导致的蚀刻速率减慢问题，需要改善蚀刻过程中离子和中性粒子的传输效率，这可以通过调整等离子体化学成分和能量来实现。

图源：Lam Research, Counterpoint Research

蚀刻轮廓一致性：维持从顶到底的垂直蚀刻轮廓是另一个重要挑战。形成高深宽比的氧化物和氮化物（ONON）通道孔时，需要保持高度的均匀性和可重复性。这要求在大规模生产中形成数万亿个完美的通道孔。低温蚀刻过程可以改善蚀刻孔的圆度和侧壁粗糙度，从而减少轮廓变化。

除了技术上的挑战，供应商还需要考虑环保因素等。

3D NAND蚀刻，竞争加剧

面对诸多挑战，业界各厂商不断投入研发，3D NAND蚀刻技术取得了众多突破。

其中，泛林集团（Lam Research）在NAND蚀刻设备领域处于全球领先地位，拥有先进的蚀刻技术、工艺和丰富经验，包括20多年担任干式等离子蚀刻市场领导者的经验，以及10多年担任NAND高深宽比蚀刻市场领导者的经验，为三星、东芝/西部数据、SK海力士、美光等3D NAND大厂提供专用的蚀刻方案，有超过1亿片NAND晶圆的内存通道都是由Lam介电蚀刻机创建的。

1

Lam Research：低温电介质蚀刻技术

Lam Research全新推出的第三代低温电介质蚀刻技术Lam Cryo 3.0 经过优化，可解决 1000 层 3D NAND所带来的蚀刻挑战。

据了解，Lam CryoTM 3.0利用低温等离子蚀刻技术，能够在保持高精度的同时实现更快的蚀刻速度。

当与Lam最新的Vantex介电系统的可扩展脉冲等离子技术相结合时，蚀刻深度和轮廓控制显著提高。使用Lam Cryo 3.0技术，3D NAND制造商可以蚀刻深度高达10微米的内存通道，特征关键尺寸从顶部到底部的偏差小于0.1%。

其他亮点包括：

• 卓越的生产效率：与传统电介质工艺相比，Lam Cryo 3.0的蚀刻速度提高了2.5倍，具有更好的晶圆间重复性，可帮助3D NAND制造商以更低的成本实现高产量。

• 更高的可持续性：与传统蚀刻工艺相比，Lam Cryo可将每片晶圆的能耗降低40%，排放量减少高达90%。

• 最大化设备投资：为了实现最佳轮廓控制和最快、最深的电介质蚀刻，Lam Cryo 3.0可以集成到Lam最新的Vantex系统中。它还与该司的Flex HAR电介质蚀刻机产品组合兼容，所有主要存储制造商都使用该产品进行3D NAND批量生产。

• 大幅降低碳足迹，减少每片晶圆的能耗和排放量。

Lam采用新的“低温”蚀刻技术，使用特殊的蚀刻气体混合物，与其他蚀刻创新技术相结合，有助于在高纵横比的孔中获得近乎完美的轮廓。低温蚀刻是指低于0°C的蚀刻工艺。

根据Lam Research的一篇论文披露，在如此低的温度下，会发生从化学吸附到物理吸附的转变，物理吸附是指吸附时不形成化学键的过程。由于未解离的中性物质的物理吸附，这会导致表面的中性物质浓度更高，蚀刻速率也更高。蚀刻副产物的吸附增强，无需添加聚合气体即可控制轮廓。

可以理解为，由于堆栈变高，Lam对低温蚀刻所用的化学方法进行了转变和创新，并增加了与参与蚀刻的中性物质的协同作用，从而获得了比以前更高的蚀刻速率。

Lam该低温蚀刻技术结合了高峰峰值电压处理、低温晶圆温度和工艺化学创新，与传统HAR蚀刻相比，蚀刻速度提高了2.5倍，轮廓精度提高了2倍。

据悉，Lam是第一家在2019年将低温HAR蚀刻引入大批量生产的公司，目前拥有超过7500台投入生产的HAR电介质蚀刻室。在已安装的近1000台蚀刻室上，已有超过500万片晶圆使用Lam低温工艺进行了蚀刻。

Lam帮助客户将NAND从2D过渡到3D NAND，并在3D NAND时代持续扩展。泛林集团表示，Lam Cryo 3.0 进一步巩固了该泛林集团在晶圆制造蚀刻技术领域长达二十年的领先地位。

未来，随着3D NAND技术向1000层及以上发展，蚀刻技术的持续创新将成为推动行业进步的关键。Lam Research公司通过低温蚀刻技术等先进解决方案，为3D NAND的持续扩展提供了强有力的支持。这些技术的进步不仅提高了存储产品的性能和成本效率，也为AI时代的存储需求提供了坚实的基础。

此外，泛林集团在蚀刻材料研发方面同样处于前沿，如在氢氟酸等离子体蚀刻材料的研究上取得突破，通过优化配方及添加三氟化磷等化学物质，提升了蚀刻速率并解决了蚀刻速率衰减难题。

2

等离子体蚀刻工艺

在电子产品不断追求小型化、轻量化的今天，数据存储的需求却以惊人的速度持续增长。作为数字存储器的中坚力量，3D NAND闪存技术因其垂直堆叠存储单元的独特设计，成为提升存储容量、降低成本的关键技术。

然而，随着对存储密度和性能要求的不断提高，传统的蚀刻工艺已逐渐显露出局限。为此，研究人员正在探索一种全新的等离子体蚀刻工艺，通过改进化学成分和工艺参数，实现深孔蚀刻速度翻倍、精度大幅提升，为实现更高密度、更大容量的内存存储奠定基础。

据近期消息报道，由 Lam Research 牵头，联合科罗拉多大学博尔德分校和普林斯顿等离子体物理实验室（PPPL）组成的科研团队，成功开发出基于氢氟酸等离子体的新型蚀刻方案，在三维 NAND 闪存的制造中实现了深孔蚀刻速度的显著提升。

研究人员用等离子体蚀刻氧化硅和氮化硅交替层上的孔，以制造3D NAND闪存，希望改进这些孔的制作方法，使每个孔都深、窄、垂直，侧面光滑

（图源：Kyle Palmer / PPPL通讯部）

据《Journal of Vacuum Science & Technology A》上发表的一项研究报道，利用等离子体与关键化学物质的正确组合，研究人员将蚀刻速度从传统的每分钟310纳米提高到了每分钟640纳米，几乎翻了一倍，并通过添加三氟化磷等化学物质优化反应过程，添加三氟化磷可以使二氧化硅的蚀刻速率提高四倍，但对氮化硅的蚀刻速率只会略有增加。同时引入水分子分解副产物盐类沉积解决了蚀刻速率衰减的难题，蚀刻的质量也有所提高。

这种技术的核心在于使用氟化氢等离子体来替代传统低温蚀刻中单独使用的氢气和氟气。研究发现，氟化氢等离子体不仅能加快化学反应速率，还能在蚀刻过程中改善孔洞的形态，使得每个孔洞更深、更窄，侧壁更加光滑。此外，研究团队还引入了低温蚀刻技术，即在低温环境下进行蚀刻操作，从而降低化学反应的副作用，确保蚀刻过程的稳定性和一致性。

制作这些堆叠的关键步骤是在氧化硅和氮化硅的交替层上雕刻孔洞。通过将分层材料暴露于等离子体（部分电离气体）形式的化学物质中，可以蚀刻出孔洞。等离子体中的原子与分层材料中的原子相互作用，雕刻出孔洞。

研究人员希望改进制作这些孔洞的方法，使每个孔洞都深、窄、垂直，且侧面光滑。要找到正确的配方非常困难，因此科学家们一直在不断测试新的成分和温度。

交替蚀刻二氧化硅和氮化硅层（左），形成深而垂直的孔（右）

（图源：Thorsten Lill / Lam Research）

据报道，为了实现高效且精准的深孔蚀刻，研究人员对化学成分、气体混合比例及温度等多种参数进行了系统优化。以下几点是工艺改进中的关键：

• 化学成分的优化：研究团队通过调整氟化氢气体的浓度，结合添加三氟化磷（PF₃），显著提高了二氧化硅的蚀刻速率。据实验数据显示，加入PF₃后，二氧化硅的蚀刻速率提高了四倍，而对氮化硅的影响则较小，这种选择性提升有助于在不同层间实现更精细的控制。

• 水分的作用：在蚀刻过程中，生成的氟硅酸铵会减缓蚀刻速率，但研究人员发现加入适量水分后，可以削弱氟硅酸铵键的稳定性，使其在较低温度下分解，从而加速整体蚀刻过程。这一发现为低温蚀刻技术提供了新的改进方向。

• 低温蚀刻技术：传统低温蚀刻工艺通常依赖单一气体源，而新的低温蚀刻方法通过氟化氢等离子体的应用，不仅提高了蚀刻速率，而且大大改善了孔洞的形状和侧壁质量。这使得每个孔洞都能达到更深、更窄且两侧光滑的理想状态，为后续存储单元的密集堆叠提供了基础。

泛林集团的Yuri Barsukov表示，这些工艺使用等离子体作为高能离子源，利用等离子体中的带电粒子是制造微电子所需的非常小但很深的圆形孔的最简单方法。然而，这种被称为反应离子蚀刻的工艺尚未完全被理解，可以改进。最近的一项进展是将晶圆保持在低温下，这种新兴方法称为低温蚀刻。

传统上，低温蚀刻使用单独的氢气和氟气来制造孔。研究人员将此工艺的结果与使用氟化氢气体产生等离子体的更先进的低温蚀刻工艺进行了比较。

Lam Research的Thorsten Lill表示：“与之前使用单独氟源和氢源的低温蚀刻工艺相比，使用氟化氢等离子体的低温蚀刻显著提高了蚀刻速率。”

这项研究成果是工业界、学术界和国家实验室紧密合作的结晶。Lam Research、科罗拉多大学博尔德分校以及美国能源部普林斯顿等离子体物理实验室的科学家们通过模拟与实验相结合的方法，共同攻克了微电子制造中的关键技术难题。

这种跨界合作不仅推动了技术进步，也为未来三维 NAND 闪存工艺的产业化提供了坚实的理论与实践基础。通过不断优化蚀刻工艺，未来的3D NAND闪存有望实现更高的存储密度，满足从人工智能到大数据应用的多样化需求。

随着全球对高密度存储需求的不断攀升，3D NAND闪存制造技术的改进显得尤为关键。新型等离子体蚀刻工艺的出现，将极大提升生产效率和产品质量，为下一代存储器件的研发提供了新的技术支撑。

未来，随着这一工艺不断成熟，存储器件不仅可以实现更大容量、更高速度，同时在功耗和生产成本上也会有显著下降。此外，这项技术的突破还可能推动其他领域的发展。例如，在人工智能、物联网及5G/6G网络时代，高性能存储器的需求将进一步激增。改进后的3D NAND闪存工艺不仅能够满足这些需求，还将带来更多创新应用，推动整个半导体行业迈向一个全新的阶段。

正如Lam Research的Thorsten Lill所言：“蚀刻质量的提高意义重大，我们正站在半导体制造工艺革新的前沿。”在这个不断进步的时代，只有不断创新和突破，才能满足未来技术对数据存储的更高要求。我们期待这项新工艺早日走向产业化，为全球用户带来更高密度、更高效、更低功耗的数字存储产品。

3

TEL：低温蚀刻技术

作为日本最大的半导体制造设备提供商，TEL推出了低温蚀刻技术，可用于超过400层的3D NAND。

据了解，该技术能以比之前快2.5倍的速度蚀刻深于10μm的直接触孔，可以在3D NAND中蚀刻100：1 AR接触孔，并且正在冲击200：1 AR接触孔。

这一新工艺将电介质蚀刻技术引入低温环境，实现了极高的蚀刻效率。

图源：TEL

同时，该技术用HF气体取代了91%的CF气体，与第一代系统相比，碳足迹减少了超过80%，功耗也降低了40%以上。

据透露，东京电子还将使用由新激光技术制成的气体，以及氩气和氟化碳气体进行蚀刻。

TEL还展示了蚀刻后的相关影像资料，包括通孔图案的横截面扫描电子显微镜（SEM）图像和孔底的聚焦离子束（FIB）切割图像，以及他们自家3D NAND闪存芯片的实际应用案例。

TEL正在进行生产准备评估，预计将于今年开始小批量生产，并于2026年开始大批量生产。据悉目前正在被SK海力士评估。

消息人士还指出，一旦这款新型蚀刻机开始大规模发货，可能会使得竞争对手如泛林集团的市场份额减少10%-15%。这一创新技术有望在全球半导体行业中掀起新一轮的技术竞争和产业变革。

此外，应用材料公司作为全球半导体设备领域的重要企业，在3D NAND蚀刻设备研发方面有深厚技术积累，提供多种先进的蚀刻解决方案，能满足不同客户需求。例如，在解决阶梯接触式（staircase contact）蚀刻的温度挑战方面表现出色，提供三倍功率、多区域气体喷射的蚀刻机台，为3D NAND蚀刻工艺提供了关键支持，是蚀刻设备市场的重要供应商之一。

3D NAND迈入千层时代，蚀刻技术挑战重重

据报道，存储器大厂铠侠计划将从其第10代NAND产品开始，在制程中引入低温蚀刻这一前沿技术，以进一步提升生产效率，并追赶全球领先的竞争对手。

报道称，铠侠计划于2026年量产第10代NAND，并决定采用低温蚀刻技术。该技术允许在更低温的环境下进行蚀刻，从而使存储器的存储单元间的存储通孔（memory hole）以更快的速度形成。

而这种效率的提升不仅可以减少生产时间，还能大幅提高单位时间的生产量。相比传统的电浆蚀刻法，低温蚀刻的加工速度提升了约4倍，标志着存储技术的一次重要革新。

目前，市场传出存储厂商都将采用低温蚀刻设备。三星电子也正在通过进口该设备的演示版本来评估相同的技术，而这些测试的结果将决定半导体制造中低温蚀刻技术的未来采用和潜在的标准化。

在这个过程中，设备厂商虽然推出了多种创新蚀刻方案，但3D NAND蚀刻技术仍面临一些挑战：

• 蚀刻速率问题：随着堆叠层数增加到1000层以上，蚀刻深度增加，蚀刻速率会随深度增加而减缓，影响生产效率。

• 轮廓一致性难题：维持从顶到底的垂直蚀刻轮廓难度增大，在形成高深宽比的氧化物和氮化物通道孔时，需要保持高度的均匀性和可重复性，大规模生产中要形成数万亿个完美的通道孔，对工艺要求极高。

• 多层结构可靠性挑战：为满足面积密度缩放趋势，3D NAND 层数不断增加，出现双层乃至三层架构，在两层交界处引入了新的可靠性挑战。

• 成本控制挑战：随着层数增加，工艺复杂度提高，如何在提高性能和容量的同时，降低每比特成本，是制造商面临的重要挑战。

• 环保压力：随着环保要求的提高，蚀刻技术需要在降低能源消耗、减少温室气体排放等方面做出更多努力，以实现可持续发展。

放眼未来，三星、铠侠等多家NAND大厂均透露了开发1000层3D NAND闪存的计划。随着3D NAND技术向更高层数发展，提高垂直单元效率成为降低制造复杂度、提升成本效益的关键因素，蚀刻技术需要进一步提升，以解决更高深宽比蚀刻、蚀刻轮廓一致性等更严峻的挑战。

QYResearch有数据预测，2029年全球半导体蚀刻设备市场规模将达到287.3亿美元，未来几年年复合增长率CAGR为5.3%。整体来看，3D NAND蚀刻技术所处的市场环境利好，市场规模在未来有望持续快速增长。

而各存储巨头和设备商之间的技术竞赛也正围绕这一核心指标激烈展开。

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4064期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦